包括夹层介电结构的垂直功率半导体装置

    公开(公告)号:CN118899336A

    公开(公告)日:2024-11-05

    申请号:CN202410547147.6

    申请日:2024-05-06

    Abstract: 本公开涉及包括夹层介电结构的垂直功率半导体装置。提出一种垂直功率半导体装置(100)。垂直功率半导体装置包括碳化硅SiC半导体主体(102),所述SiC半导体主体(102)包括沟槽结构(104)。在SiC半导体主体(102)的第一表面(106),沟槽结构(104)延伸到SiC半导体主体(102)中。沟槽结构(104)包括栅电极(1041)以及布置在栅电极(1041)和SiC半导体主体(102)之间的栅极电介质(1042)。夹层介电结构(108)被布置在沟槽结构(104)上。夹层介电结构(108)包括氮化铝层(1081)、氮化硅层、氧化铝层或氮化硼层中的至少一个层。垂直功率半导体装置(100)还在夹层介电结构(108)上包括源电极或发射极电极(S)。

    具有铁电栅极堆叠的半导体器件
    4.
    发明公开

    公开(公告)号:CN115692484A

    公开(公告)日:2023-02-03

    申请号:CN202210897696.7

    申请日:2022-07-28

    Abstract: 公开了具有铁电栅极堆叠的半导体器件。一种半导体器件,包括SiC衬底和形成在SiC衬底中并且并联电连接以形成晶体管的多个晶体管单元。每个晶体管单元包括栅极结构,栅极结构包括栅极电极和将栅极电极与SiC衬底分离开的栅极电介质堆叠。栅极电介质堆叠包括铁电绝缘体。晶体管具有特定的工作温度范围,并且铁电绝缘体被利用掺杂材料掺杂,使得铁电绝缘体的居里温度在高于晶体管的特定的工作温度范围的范围内。还描述了生产半导体器件的对应的方法。

    用于在碳化硅衬底上制造接触的方法以及碳化硅半导体器件

    公开(公告)号:CN117594433A

    公开(公告)日:2024-02-23

    申请号:CN202310998505.0

    申请日:2023-08-09

    Abstract: 本公开涉及一种用于在SiC衬底上制造接触的方法,其中方法包括:提供晶体SiC衬底;对SiC衬底的表面区域中的晶体结构进行修改,并且由此在表面区域中生成富碳的SiC部分;通过将金属性接触材料沉积到包括富碳的SiC部分的表面区域上来在SiC衬底上形成接触层;以及对SiC衬底的富碳的SiC部分的至少一部分和接触层的至少一部分进行热退火,由此生成至少包括金属性接触材料、硅和碳的三元金属性相部分。更进一步地,描述了SiC半导体器件,其包括:晶体SiC衬底;和接触层,其包括直接与SiC衬底表面接触的三元金属性相部分。

Patent Agency Ranking