公开(公告)号：CN102136447B

公开(公告)日：2015-03-25

申请号：CN201010570001.1

申请日：2010-11-30

Applicant: 瑞萨电子株式会社

Inventor： 舟山幸太 ,  茶木原启

IPC: H01L21/762 ,  H01L21/027 ,  G03F7/20

CPC classification number: H01L21/76229 ,  G11C16/0425 ,  G11C16/0433 ,  H01L21/823425 ,  H01L21/823456 ,  H01L21/823468 ,  H01L27/11565 ,  H01L27/11573 ,  H01L29/792

Abstract: 在本发明中，提供一种半导体集成电路器件制造方法。在半导体存储器等的存储器单元阵列等的曝光中，当通过曝光向负性抗蚀剂膜上转移用于蚀刻STI沟槽区域的成组单位开口(其中用于蚀刻各自具有矩形形状的STI沟槽区域的成组单位开口布置成行和列)时，适当地使用包括第一曝光步骤(该步骤使用具有在列方向上延伸的成组第一线状开口的第一光学掩模)和第二曝光步骤(该步骤使用具有在行方向上延伸的成组第二线状开口的第二光学掩模)的多曝光。

公开(公告)号：CN104253032A

公开(公告)日：2014-12-31

申请号：CN201410286244.0

申请日：2014-06-24

Applicant: 瑞萨电子株式会社

Inventor： 茶木原启 ,  中江彰宏 ,  筱原正昭 ,  石井泰之

IPC: H01L21/30 ,  H01L21/266 ,  H01L21/66

CPC classification number: H01L22/12 ,  H01L23/544 ,  H01L27/11573 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/5446 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种半导体器件制造方法，消除了以下可能性，当薄膜被处理若干次时，在图案之上形成薄的光刻胶薄膜用作对准标记等，并且在处理步骤中从光刻胶薄膜暴露图案并且去除图案，以便于改进半导体器件的可靠性。用作对准标记等的图案是作为形成在半导体衬底之上导电薄膜中开口的线性沟槽，由此防止导电薄膜之上的光刻胶薄膜流向导电薄膜中的开口。

公开(公告)号：CN104022118A

公开(公告)日：2014-09-03

申请号：CN201410042001.2

申请日：2014-01-28

Applicant: 瑞萨电子株式会社

Inventor： 齐藤健太郎 ,  茶木原启

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11568 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/28282 ,  H01L21/31111 ,  H01L21/32133 ,  H01L27/1157 ,  H01L29/0642 ,  H01L29/42344 ,  H01L29/4916 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66833 ,  H01L29/788 ,  H01L29/792

Abstract: 本发明公开了一种半导体器件及其制造方法，提高半导体器件的性能。半导体器件具有沿着栅极长度方向间隔开的第一控制栅极电极和第二控制栅极电极、在第一控制栅极电极之上形成的第一帽绝缘膜以及在第二控制栅极电极之上形成的第二帽绝缘膜。另外，半导体器件具有在第一控制栅极电极的与第二控制栅极电极相对的侧上布置的第一存储器栅极电极和在第二控制栅极电极的与第一控制栅极电极相对的侧上布置的第二存储器栅极电极。在第二控制栅极电极侧上在第一帽绝缘膜的顶表面处的末端处于比第一控制栅极电极的在第二控制栅极电极侧上的侧表面更接近第一存储器栅极电极侧。

公开(公告)号：CN104022114A

公开(公告)日：2014-09-03

申请号：CN201410067784.X

申请日：2014-02-27

Applicant: 瑞萨电子株式会社

Inventor： 鸟羽功一 ,  茶木原启 ,  川岛祥之

IPC: H01L27/105 ,  H01L21/8239

CPC classification number: H01L29/792 ,  H01L27/11565 ,  H01L27/11568 ,  H01L29/4234 ,  H01L29/66833

Abstract: 在分裂栅极构造的MONOS型存储器单元中，防止在选择栅电极与存储器栅电极之间引起短路，而使半导体装置的可靠性提高。在具有相互邻接并在第1方向上延伸的选择栅电极（CG1）以及存储器栅电极（MG1）的MONOS存储器中，通过帽绝缘膜（CA1）覆盖第1方向中的选择栅电极（CG1）的端部的分流部（CS1）以外的区域的选择栅电极（CG1）的上表面。存储器栅电极（MG1）相对从帽绝缘膜（CA1）露出的分流部（CS1）的上表面、与帽绝缘膜（CA1）的边界，在帽绝缘膜（CA1）侧终止。

公开(公告)号：CN115831870A

公开(公告)日：2023-03-21

申请号：CN202210991143.8

申请日：2022-08-18

Applicant: 瑞萨电子株式会社

Inventor： 天羽生淳 ,  茶木原启 ,  柳田博史 ,  大野晶生

IPC: H01L21/82 ,  H01L21/66 ,  H01L27/06 ,  H01L23/544

Abstract: 本公开涉及用于半导体器件的制造方法以及半导体晶圆。提供了一种制造能够检测Hi‑K消失的发生的半导体器件的方法。制造半导体器件的方法包括：制造测试图案的步骤，该测试图案包括参考电阻以及栅极泄漏电流流动通过其中的栅极泄漏电阻，并且栅极泄漏电阻与参考电阻串联连接；以及测量由栅极泄漏电流的流动引起的、参考电阻与栅极泄漏电阻之间的连接节点处的电压变化的步骤。

公开(公告)号：CN105226064B

公开(公告)日：2019-08-13

申请号：CN201510368628.1

申请日：2015-06-29

Applicant: 瑞萨电子株式会社

Inventor： 大形公士 ,  川嶋祥之 ,  茶木原启 ,  林伦弘

IPC: H01L27/11519 ,  H01L27/11573 ,  H01L27/11517 ,  H01L29/06 ,  H01L29/423 ,  H01L29/51 ,  H01L29/78 ,  H01L29/788 ,  H01L29/08 ,  H01L29/792 ,  H01L21/265 ,  H01L21/28 ,  H01L21/336 ,  H01L21/02

CPC classification number: H01L29/788 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/26513 ,  H01L27/11517 ,  H01L27/11519 ,  H01L27/11573 ,  H01L29/0607 ,  H01L29/0642 ,  H01L29/0847 ,  H01L29/40117 ,  H01L29/42324 ,  H01L29/42344 ,  H01L29/511 ,  H01L29/518 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7833 ,  H01L29/792

Abstract: 本申请涉及半导体器件及其制造方法。公开了一种具有提高的可靠性的半导体器件。在根据一个实施例的半导体器件中，沿X方向延伸的元件隔离区域具有交叉区域，该交叉区域与沿Y方向延伸的存储器栅极电极在平面图中交叉，Y方向与X方向以直角相交。在这种情况下，在交叉区域中，靠近源极区域的一个边沿侧的在Y方向上的宽度大于靠近控制栅极电极的另一边沿侧的在Y方向上的宽度。

公开(公告)号：CN104022083B

公开(公告)日：2018-12-14

申请号：CN201310723720.6

申请日：2013-12-25

Applicant: 瑞萨电子株式会社

Inventor： 鳥羽功一 ,  茶木原启 ,  川嶋祥之 ,  齐藤健太郎 ,  桥本孝司

IPC: H01L27/11521 ,  H01L21/318

Abstract: 本公开涉及制造半导体器件的方法。实现了具有非易失性存储器的半导体器件的特性的改进。形成第一MISFET、第二MISFET和存储器单元，并在其上形成由氧化硅膜制成的停止膜。然后，在停止膜上，形成由氮化硅膜制成的应力施加膜，并去除第二MISFET和存储器单元上的应力施加膜。之后，进行热处理以给第一MISFET施加应力。因此，SMT没有给每个元件施加，而是选择性地施加。这可以减少由于形成应力施加膜的氮化硅膜中的H（氢）而导致的第二MISFET的劣化的程度。这还可以减少由于形成应力施加膜的氮化硅膜中的H（氢）而导致的存储器单元的特性的劣化的程度。

公开(公告)号：CN104022114B

公开(公告)日：2018-11-30

申请号：CN201410067784.X

申请日：2014-02-27

Applicant: 瑞萨电子株式会社

Inventor： 鸟羽功一 ,  茶木原启 ,  川岛祥之

IPC: H01L27/105 ,  H01L21/8239

CPC classification number: H01L29/792 ,  H01L27/11565 ,  H01L27/11568 ,  H01L29/4234 ,  H01L29/66833

Abstract: 在分裂栅极构造的MONOS型存储器单元中，防止在选择栅电极与存储器栅电极之间引起短路，而使半导体装置的可靠性提高。在具有相互邻接并在第1方向上延伸的选择栅电极（CG1）以及存储器栅电极（MG1）的MONOS存储器中，通过帽绝缘膜（CA1）覆盖第1方向中的选择栅电极（CG1）的端部的分流部（CS1）以外的区域的选择栅电极（CG1）的上表面。存储器栅电极（MG1）相对从帽绝缘膜（CA1）露出的分流部（CS1）的上表面、与帽绝缘膜（CA1）的边界，在帽绝缘膜（CA1）侧终止。

公开(公告)号：CN104183562B

公开(公告)日：2018-07-24

申请号：CN201410226036.1

申请日：2014-05-26

Applicant: 瑞萨电子株式会社

Inventor： 石井泰之 ,  茶木原启

IPC: H01L23/48 ,  H01L23/522 ,  H01L23/528 ,  H01L25/16

CPC classification number: H01L23/5223 ,  H01L21/28273 ,  H01L21/76805 ,  H01L21/76895 ,  H01L27/11521 ,  H01L27/1157 ,  H01L29/42344 ,  H01L29/66545 ,  H01L29/66833 ,  H01L29/7885 ,  H01L29/792 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 改善半导体器件的性能。一种半导体器件具有彼此远离地形成在半导体衬底之上的第一电极和虚设电极、形成在第一电极和虚设电极之间、第一电极的周缘侧表面处以及虚设电极的周缘侧表面处的第二电极、以及形成在第一电极和第二电极之间的电容性绝缘膜。第一电极、第二电极和电容性绝缘膜形成电容性元件。此外，半导体器件具有第一插塞和第二插塞，第一插塞穿透层间绝缘膜并与第一电极电耦合，第二插塞穿透层间绝缘膜并与形成在与第一电极侧相对的虚设电极的侧表面处的第二电极的部分电耦合。

公开(公告)号：CN102136447A

公开(公告)日：2011-07-27

申请号：CN201010570001.1

申请日：2010-11-30

Applicant: 瑞萨电子株式会社

Inventor： 舟山幸太 ,  茶木原启

IPC: H01L21/762 ,  H01L21/027 ,  G03F7/20

CPC classification number: H01L21/76229 ,  G11C16/0425 ,  G11C16/0433 ,  H01L21/823425 ,  H01L21/823456 ,  H01L21/823468 ,  H01L27/11565 ,  H01L27/11573 ,  H01L29/792

Abstract: 在本发明中，提供一种半导体集成电路器件制造方法。在半导体存储器等的存储器单元阵列等的曝光中，当通过曝光向负性抗蚀剂膜上转移用于蚀刻STI沟槽区域的成组单位开口(其中用于蚀刻各自具有矩形形状的STI沟槽区域的成组单位开口布置成行和列)时，适当地使用包括第一曝光步骤(该步骤使用具有在列方向上延伸的成组第一线状开口的第一光学掩模)和第二曝光步骤(该步骤使用具有在行方向上延伸的成组第二线状开口的第二光学掩模)的多曝光。