公开(公告)号：CN1728900A

公开(公告)日：2006-02-01

申请号：CN200510087905.8

申请日：2005-07-29

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  村上智史 ,  仓田求 ,  畑宏幸 ,  一条充弘 ,  大槻高志 ,  安西彩 ,  坂仓真之

IPC: H05B33/12 ,  H05B33/08 ,  H05B33/14 ,  H05B33/10

CPC classification number: H04N5/655 ,  G06F3/02 ,  H01L27/12 ,  H01L27/1214 ,  H01L27/1222 ,  H01L27/124 ,  H01L27/1248 ,  H01L27/3244 ,  H01L27/3258 ,  H01L27/3276 ,  H01L33/60 ,  H01L51/0005 ,  H01L51/5246 ,  H01L51/56 ,  H01L2224/4847 ,  H01L2227/323 ,  H01L2251/5323 ,  H04N5/642

Abstract: 本发明提供一种以高产率、低成本制造高度可靠的显示器件的方法。根据本发明，由在接触中的开口引起的台阶被一绝缘层覆盖以降低台阶，并且将其处理成柔和的形状。布线等被形成为与绝缘层接触，因此布线等的覆盖增强。此外，由污染比如水引起的光发射元件的劣化通过以密封材料密封在显示器件中包括具有水渗透性的有机材料的层来防止。由于密封材料形成在显示器件中的驱动器电路区的一部分中，因此可以使显示器件的帧边框变窄。

公开(公告)号：CN119562516A

公开(公告)日：2025-03-04

申请号：CN202411178961.1

申请日：2024-08-27

Applicant: 株式会社半导体能源研究所

Inventor： 方堂涼太 ,  笹川慎也 ,  仓田求 ,  山崎舜平

IPC: H10B12/00

Abstract: 本公开涉及半导体装置的制造方法。提供一种工作速度快的半导体装置。半导体装置的制造方法包括如下步骤：在第一绝缘体上形成第一涂敷膜及第一涂敷膜上的第二涂敷膜；去除第二涂敷膜的一部分，形成第一层；以第一层为掩模去除第一涂敷膜的一部分来形成第二层；进行热处理工序；以覆盖第一绝缘体的顶面、第二层的侧面以及第一层的侧面及顶面的方式形成第一氧化物半导体；利用各向异性蚀刻对第一氧化物半导体进行加工，以与第二层的侧面接触的方式形成第二氧化物半导体；去除第一层；去除第二层来使被第二层覆盖的第二氧化物半导体的侧面露出。

公开(公告)号：CN118943200A

公开(公告)日：2024-11-12

申请号：CN202410553599.5

申请日：2024-05-07

Applicant: 株式会社半导体能源研究所

Inventor： 仓田求 ,  方堂凉太 ,  神保安弘 ,  村川努 ,  斋藤晓 ,  山崎舜平

IPC: H01L29/786 ,  H10B53/30 ,  H10B12/00

Abstract: 半导体装置包括氧化物半导体层、第一至第三导电层及第一至第三绝缘层，第一导电层具有第一凹部，第一导电层上的第一绝缘层及第一绝缘层上的第二导电层具有与第一凹部重叠的第一开口部，氧化物半导体层与第二导电层的顶面、第一凹部的底面及侧面、第二导电层的侧面及第一绝缘层的侧面接触，第二绝缘层在第一开口部内位于氧化物半导体层的内侧，并且第三绝缘层在第一绝缘层上覆盖氧化物半导体层的顶面及侧面并具有与第一开口部重叠的第二开口部。

公开(公告)号：CN117916893A

公开(公告)日：2024-04-19

申请号：CN202280061603.5

申请日：2022-09-08

Applicant: 株式会社半导体能源研究所

Inventor： 国武宽司 ,  方堂凉太 ,  神保安弘 ,  仓田求 ,  笹川慎也 ,  福岛邦宏 ,  山崎舜平

IPC: H01L29/786 ,  H01L21/26 ,  H01L21/268 ,  H01L21/28 ,  H01L21/324 ,  H01L21/336 ,  H01L21/428 ,  H01L21/768 ,  H01L21/822 ,  H01L21/8234 ,  H01L23/532 ,  H01L27/04 ,  H01L27/06 ,  H01L27/088 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L29/788 ,  H01L29/792 ,  H10B12/00 ,  H10B41/70 ,  H10B99/00

Abstract: 提供一种能够实现微型化或高集成化的半导体装置。半导体装置包括晶体管。晶体管包括氧化物、氧化物上的第一导电体及第二导电体、第一导电体及第二导电体上的第一绝缘体、第一绝缘体所包括的开口内的第二绝缘体、第二绝缘体上的第三绝缘体、第三绝缘体上的第四绝缘体以及第四绝缘体上的第三导电体。开口包括与氧化物重叠的区域。第三导电体包括隔着第二绝缘体、第三绝缘体及第四绝缘体与氧化物重叠的区域。第二绝缘体与氧化物的顶面及开口的侧壁接触。第二绝缘体的厚度比第三绝缘体的厚度小。第四绝缘体与第三绝缘体相比不容易透过氧。在晶体管的沟道长度方向的截面中，第三导电体的宽度为3nm以上且15nm以下。

公开(公告)号：CN108962998A

公开(公告)日：2018-12-07

申请号：CN201811169461.6

申请日：2013-09-13

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  须泽英臣 ,  笹川慎也 ,  仓田求 ,  津吹将志

IPC: H01L29/786

CPC classification number: H01L29/66969 ,  H01L21/02565 ,  H01L27/1225 ,  H01L27/127 ,  H01L27/14616 ,  H01L27/14689 ,  H01L29/7869 ,  H01L29/78696

Abstract: 本发明涉及半导体装置及半导体装置的制造方法。本发明提供一种晶体管的导通特性得到提高且能够实现高速响应、高速驱动的半导体装置。并且，制造可靠性高且示出稳定的电特性的半导体装置。本发明的一个方式是具有晶体管的半导体装置，该晶体管包括：第一氧化物层；第一氧化物层上的氧化物半导体层；与氧化物半导体层接触的源电极层及漏电极层；氧化物半导体层上的第二氧化物层；第二氧化物层上的栅极绝缘层；以及栅极绝缘层上的栅电极层，其中，第二氧化物层的边缘部及栅极绝缘层的边缘部与源电极层及漏电极层重叠。

公开(公告)号：CN104733512A

公开(公告)日：2015-06-24

申请号：CN201410800319.2

申请日：2014-12-18

Applicant: 株式会社半导体能源研究所

Inventor： 笹川慎也 ,  仓田求 ,  花冈一哉 ,  小林由幸 ,  松林大介

IPC: H01L29/06 ,  H01L29/12

Abstract: 本发明提供一种具有良好的电特性的半导体装置。该半导体装置包括：绝缘层；绝缘层上的半导体层；与半导体层电连接的源电极层及漏电极层；半导体层、源电极层以及漏电极层上的栅极绝缘膜；以及隔着栅极绝缘膜与部分半导体层、部分源电极层以及部分漏电极层重叠的栅电极层，其中半导体层的沟道宽度方向上的截面为大致三角形或大致梯形，以使实效的沟道宽度短于截面为四边形的情况。

公开(公告)号：CN102148257A

公开(公告)日：2011-08-10

申请号：CN201010620965.2

申请日：2010-12-21

Applicant: 株式会社半导体能源研究所

Inventor： 笹川慎也 ,  石塚章广 ,  古川忍 ,  仓田求

IPC: H01L29/786 ,  H01L29/10 ,  H01L21/336 ,  H01L27/12 ,  H01L21/77

CPC classification number: H01L29/66765 ,  H01L29/78669 ,  H01L29/78678 ,  H01L29/78696

Abstract: 一个实施例是一种薄膜晶体管，它包括：栅电极层；栅绝缘层，设置成使得覆盖栅电极层；第一半导体层，与栅电极层完全重叠；第二半导体层，设置在第一半导体层之上并且与其接触，而且具有比第一半导体层更低的载流子迁移率；杂质半导体层，设置成与第二半导体层接触；侧壁绝缘层，设置成使得覆盖第一半导体层的至少侧壁；以及源和漏电极层，设置成至少与杂质半导体层接触。第二半导体层可由在第一半导体层之上相互分开的部分组成。

公开(公告)号：CN100531495C

公开(公告)日：2009-08-19

申请号：CN200510087905.8

申请日：2005-07-29

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  村上智史 ,  仓田求 ,  畑宏幸 ,  一条充弘 ,  大槻高志 ,  安西彩 ,  坂仓真之

IPC: H05B33/12 ,  H05B33/08 ,  H05B33/14 ,  H05B33/10

CPC classification number: H04N5/655 ,  G06F3/02 ,  H01L27/12 ,  H01L27/1214 ,  H01L27/1222 ,  H01L27/124 ,  H01L27/1248 ,  H01L27/3244 ,  H01L27/3258 ,  H01L27/3276 ,  H01L33/60 ,  H01L51/0005 ,  H01L51/5246 ,  H01L51/56 ,  H01L2224/4847 ,  H01L2227/323 ,  H01L2251/5323 ,  H04N5/642

Abstract: 本发明提供一种以高产率、低成本制造高度可靠的显示器件的方法。根据本发明，由在接触中的开口引起的台阶被一绝缘层覆盖以降低台阶，并且将其处理成柔和的形状。布线等被形成为与绝缘层接触，因此布线等的覆盖增强。此外，由污染比如水引起的发光元件的劣化通过以密封材料密封在显示器件中包括具有水渗透性的有机材料的层来防止。由于密封材料形成在显示器件中的驱动器电路区的一部分中，因此可以使显示器件的帧边框变窄。

公开(公告)号：CN111033702B

公开(公告)日：2023-12-05

申请号：CN201880054552.7

申请日：2018-08-24

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  浅见良信 ,  石山贵久 ,  仓田求 ,  德丸亮 ,  石原典隆 ,  野中裕介

IPC: H01L21/336 ,  H10B41/10 ,  H10B41/70 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L29/786 ,  H01L29/788 ,  H01L29/792 ,  H01L21/28 ,  H01L21/316 ,  H01L21/318 ,  H01L21/363 ,  H10B12/00

Abstract: 成到达第二绝缘体的开口，第五绝缘体通过开口提供一种可靠性良好的半导体装置。该半导 与第二绝缘体接触，第一绝缘体、第四绝缘体及体装置包括第一绝缘体、配置在第一绝缘体上的 第六绝缘体的氧透过性比第二绝缘体低。第二绝缘体、配置在第二绝缘体上的氧化物、在氧化物上彼此分开地配置的第一导电体及第二导电体、配置在氧化物、第一导电体及第二导电体上的第三绝缘体、配置在第三绝缘体上且以其至少一部分与第一导电体和第二导电体之间的区域重叠的方式配置的第三导电体、以覆盖氧化物、第一导电体、第二导电体、第三绝缘体及第三导电体的方式配置的第四绝缘体、配置在第四绝(56)对比文件CN 106409919 A,2017.02.15CN 107004722 A,2017.08.01JP 2016157937 A,2016.09.01JP 2017098535 A,2017.06.01JP 2017120905 A,2017.07.06US 2008002454 A1,2008.01.03US 2013200375 A1,2013.08.08US 2014339539 A1,2014.11.20US 2015053972 A1,2015.02.26US 2015179803 A1,2015.06.25US 2015280013 A1,2015.10.01US 2015349127 A1,2015.12.03US 2016284859 A1,2016.09.29US 2017170211 A1,2017.06.15WO 2017072627 A1,2017.05.04

公开(公告)号：CN115799342A

公开(公告)日：2023-03-14

申请号：CN202211629502.1

申请日：2017-07-13

Applicant: 株式会社半导体能源研究所

Inventor： 山根靖正 ,  仓田求 ,  方堂凉太 ,  石山贵久

IPC: H01L29/786 ,  H01L27/12 ,  H01L29/49 ,  H01L29/51

Abstract: 提供一种稳定的电特性的半导体装置。或者，提供一种适合于微细化或高密度化的可靠性高的半导体装置。该半导体装置，包括：第一阻挡层；第二阻挡层；第三阻挡层；具有氧化物的晶体管；绝缘体；以及导电体。绝缘体包括过剩氧区域。绝缘体及氧化物位于第一阻挡层与第二阻挡层之间。导电体隔着第三阻挡层位于第一阻挡层的开口、第二阻挡层的开口、绝缘体的开口中。