用于制造半导体装置的方法

    公开(公告)号:CN105514171B

    公开(公告)日:2019-10-29

    申请号:CN201510904211.2

    申请日:2009-11-06

    Abstract: 本发明涉及用于制造半导体装置的方法。本发明的目的之一在于即使在形成栅极绝缘层、源电极层及漏电极层之后形成氧化物半导体的情况下,也抑制元件特性恶化。在衬底上形成栅电极层,在栅电极层上形成栅极绝缘层,在栅极绝缘层上形成源电极层及漏电极层,对形成在衬底上的栅极绝缘层、源电极层及漏电极层的表面进行表面处理,在进行该表面处理后,在栅极绝缘层、源电极层及漏电极层上形成氧化物半导体层。

    逻辑电路和半导体器件
    3.
    发明公开

    公开(公告)号:CN110061144A

    公开(公告)日:2019-07-26

    申请号:CN201811233695.2

    申请日:2010-09-24

    Abstract: 逻辑电路包括:薄膜晶体管,具有使用氧化物半导体所形成的沟道形成区;以及具有端子的电容器,通过使薄膜晶体管截止来使端子之一进入浮动状态。氧化物半导体具有5×1019(原子/cm3)或更小的氢浓度,并且因此在没有生成电场的状态中实质上用作绝缘体。因此,薄膜晶体管的截止状态电流能够降低,从而引起抑制通过薄膜晶体管的电容器中存储的电荷的泄漏。相应地,能够防止逻辑电路的故障。此外,能够通过薄膜晶体管的截止状态电流的降低,来降低逻辑电路中流动的过量电流,从而导致逻辑电路的低功率消耗。

    半导体器件
    4.
    发明授权

    公开(公告)号:CN105514174B

    公开(公告)日:2019-03-08

    申请号:CN201610085692.3

    申请日:2012-09-20

    Abstract: 本发明题为“半导体器件”。包括氧化物半导体膜的半导体器件中的导通态电流的降低得到抑制。一种晶体管,包括:氧化物半导体膜;绝缘膜,包含氧和硅;栅电极,与氧化物半导体膜相邻,氧化物半导体膜设置成与绝缘膜相接触并且至少与栅电极重叠;以及源电极和漏电极,电连接到氧化物半导体膜。在氧化物半导体膜中,第一区域(其设置成接触与绝缘膜的界面并且具有小于或等于5 nm的厚度)具有低于或等于1.0 at.%的硅浓度,以及氧化物半导体膜中与第一区域不同的区域具有比第一区域低的硅浓度。

    半导体器件及其制造方法

    公开(公告)号:CN105609565A

    公开(公告)日:2016-05-25

    申请号:CN201610182265.7

    申请日:2010-09-03

    CPC classification number: H01L29/7869 H01L29/66969 H01L29/78696

    Abstract: 一个目的是提供一种包括氧化物半导体膜、具有稳定电特性的高度可靠的薄膜晶体管。包括氧化物半导体膜的薄膜晶体管的沟道长度在1.5μm至100μm(包括两端)、优选地为3μm至10μm(包括两端)的范围之内;当阈值电压的变化量在室温至180℃(包括两端)或者-25℃至-150℃(包括两端)的工作温度范围中小于或等于3V、优选地小于或等于1.5V时,能够制造具有稳定电特性的半导体器件。具体来说,在作为半导体器件的一个实施例的显示装置中,能够降低因阈值电压的变化而引起的显示不均匀性。

    显示装置以及电子设备
    9.
    发明公开

    公开(公告)号:CN105590611A

    公开(公告)日:2016-05-18

    申请号:CN201610156289.5

    申请日:2010-09-03

    Abstract: 本发明提供一种具备具有存储器的像素的显示装置以及电子设备。在像素中至少设置显示元件、电容元件、反相器以及开关。通过使用保持在电容元件中的信号和从反相器输出的信号控制开关,向显示元件供应电压。可以使用具有相同极性的晶体管构成反相器以及开关。另外,也可以使用具有透光性的材料形成构成像素的半导体层。另外,也可以使用具有透光性的导电层形成栅电极、漏电极以及电容电极。如上所述,通过使用透光材料形成像素,可以制造透过型显示装置,该显示装置具有配置有存储器的像素。

Patent Agency Ranking