公开(公告)号：CN102683330A

公开(公告)日：2012-09-19

申请号：CN201210043825.2

申请日：2012-02-23

Applicant: 株式会社东芝

Inventor： 福田昌利 ,  渡部博

IPC: H01L25/065 ,  H01L23/31 ,  H01L23/29 ,  H01L21/98

CPC classification number: H01L21/563 ,  H01L23/3135 ,  H01L24/13 ,  H01L24/16 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L24/92 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/13025 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/1412 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73207 ,  H01L2224/73265 ,  H01L2224/81444 ,  H01L2224/92125 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2225/06568 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01028 ,  H01L2924/01079 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/15313 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供半导体装置以及半导体装置的制造方法。半导体装置具备：布线基板，在该布线基板上搭载的半导体芯片叠层体，在半导体芯片叠层体的各半导体芯片之间的间隙填充的底部填充层，包括覆盖·形成于所述半导体芯片叠层体的外侧的模塑树脂的密封层。底部填充层包括包含胺系的固化剂的树脂材料的固化物，该固化物具有65℃以上且100℃以下的Tg。

公开(公告)号：CN102800662B

公开(公告)日：2015-04-01

申请号：CN201210170061.3

申请日：2012-05-28

Applicant: 株式会社东芝

Inventor： 筑山慧至 ,  福田昌利 ,  渡部博 ,  沟口庆太 ,  小牟田直幸

IPC: H01L25/065 ,  H01L23/488 ,  H01L21/60

CPC classification number: H01L24/81 ,  H01L21/50 ,  H01L23/3128 ,  H01L23/49811 ,  H01L24/13 ,  H01L24/16 ,  H01L24/73 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/10135 ,  H01L2224/10165 ,  H01L2224/13025 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/14151 ,  H01L2224/14155 ,  H01L2224/14156 ,  H01L2224/14177 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73257 ,  H01L2224/81139 ,  H01L2224/8114 ,  H01L2224/81141 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/81201 ,  H01L2224/81203 ,  H01L2224/83104 ,  H01L2224/83815 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2924/15311 ,  H01L2924/3511 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/01083 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/00

Abstract: 本发明提供层叠型半导体装置及其制造方法。实施方式的层叠型半导体装置具备：具有第1凸起电极的第1半导体芯片；具有第2凸起电极的第2半导体芯片。一边将凸起电极彼此连接，一边层叠第1及第2半导体芯片。在第1及第2半导体芯片的至少一方，设置阻挡用突起和粘接用突起。阻挡用突起与第1及第2半导体芯片的另一方以非粘接状态接触。粘接用突起与第1及第2半导体芯片粘接。

公开(公告)号：CN104425292A

公开(公告)日：2015-03-18

申请号：CN201310721866.7

申请日：2013-12-24

Applicant: 株式会社东芝

Inventor： 前田竹识 ,  川户雅敏 ,  松岛良二 ,  福田昌利

IPC: H01L21/56 ,  H01L23/31

CPC classification number: H01L21/56 ,  H01L21/565 ,  H01L23/31

Abstract: 本发明涉及半导体装置的制造方法、半导体制造装置及树脂密封用片状树脂。本发明的实施方式提供能够对片状树脂的溶融不均匀化及由摆动所引起的外观质量下降中的至少一方进行抑制的半导体装置的制造方法。实施方式的半导体装置的制造方法包括：准备具有凹部的片状树脂（1）的步骤；在压缩成形用的第1模具内配置设置有半导体芯片（18）的基板（19）的步骤；在压缩成形用的第2模具内将具有凹部的片状树脂（1）配置为与半导体芯片（18）相对的步骤；对具有凹部的片状树脂（1）进行加热的步骤；使第1模具和第2模具接近、使半导体芯片（18）浸渍于加热而溶融了的溶融树脂中以进行压缩成形，从而用溶融树脂的固化物对半导体芯片（18）进行密封。

公开(公告)号：CN102593012B

公开(公告)日：2014-12-10

申请号：CN201110007830.3

申请日：2011-01-14

Applicant: 株式会社东芝

Inventor： 青木秀夫 ,  福田昌利 ,  泽田佳奈子 ,  小盐康弘

IPC: H01L21/50 ,  H01L21/60 ,  B23K1/00

CPC classification number: H01L24/75 ,  H01L24/81

Abstract: 根据本发明的一实施方式的半导体装置的制造方法，在使第1焊料凸块和第2焊料凸块对位并接触后，加热至焊料凸块的熔点以上的温度而使它们熔化，从而形成第1焊料凸块和第2焊料凸块的临时连接体。将冷却后的临时连接体在还原性气氛中加热至焊料凸块的熔点以上的温度，将存在于临时连接体表面上的氧化膜除去，同时使临时连接体熔化，从而形成正式连接体。

公开(公告)号：CN1210791C

公开(公告)日：2005-07-13

申请号：CN02108727.X

申请日：2002-03-29

Applicant: 株式会社东芝

Inventor： 大井田充 ,  福田昌利 ,  小塩康弘 ,  舩仓宽

IPC: H01L23/48 ,  H01L23/28 ,  H01L21/60

CPC classification number: H01L23/552 ,  H01L21/563 ,  H01L23/295 ,  H01L23/3121 ,  H01L23/49805 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/451 ,  H01L2224/48091 ,  H01L2224/48465 ,  H01L2224/49171 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15173 ,  H01L2924/181 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00015 ,  H01L2924/00012

Abstract: 一种导体封装包括(a)插入物；(b)布线层，其包含相邻间距不造成导体之间的短路的多个导体，该布线层覆盖插入物的给定区域，以阻挡光线通过该给定区域；(c)遮光层，其覆盖该插入物的没有被布线层所覆盖的非布线区域，以阻挡光线通过该非布线区域；(d)电连接到布线层的半导体芯片；以及(e)密封该布线层、遮光层和芯片的树脂模。

公开(公告)号：CN104637826A

公开(公告)日：2015-05-20

申请号：CN201410452983.2

申请日：2014-09-05

Applicant: 株式会社东芝

Inventor： 筑山慧至 ,  福田昌利 ,  尾山幸史 ,  深山真哉

IPC: H01L21/60 ,  H01L23/488 ,  H01L23/31

CPC classification number: H01L24/81 ,  H01L21/563 ,  H01L23/544 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/17 ,  H01L25/074 ,  H01L25/50 ,  H01L2223/54426 ,  H01L2223/54473 ,  H01L2224/10135 ,  H01L2224/1131 ,  H01L2224/11334 ,  H01L2224/13014 ,  H01L2224/13082 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/1319 ,  H01L2224/1403 ,  H01L2224/1415 ,  H01L2224/14505 ,  H01L2224/16146 ,  H01L2224/1705 ,  H01L2224/17517 ,  H01L2224/73204 ,  H01L2224/8113 ,  H01L2224/81139 ,  H01L2224/81193 ,  H01L2224/81194 ,  H01L2224/81203 ,  H01L2224/81815 ,  H01L2224/81862 ,  H01L2224/81907 ,  H01L2224/83104 ,  H01L2224/92125 ,  H01L2924/35 ,  H01L2924/01083 ,  H01L2924/01049 ,  H01L2924/00014 ,  H01L2224/8185 ,  H01L2924/0665 ,  H01L2924/01047 ,  H01L2924/01029

Abstract: 本发明提供一种能够抑制凸块的接合不良的半导体装置的制造方法。实施方式是在第一半导体芯片的第一面形成第一凸块电极，且在第二半导体芯片的第二面形成第二凸块电极与突起。以第一面与第二面相对的方式，使用突起将第一&第二半导体芯片固定。对所述第一半导体芯片与所述第二半导体芯片进行回流焊而使它们电连接，其后以低于回流焊温度的温度使突起硬化。

公开(公告)号：CN104425464A

公开(公告)日：2015-03-18

申请号：CN201410006596.6

申请日：2014-01-07

Applicant: 株式会社东芝

Inventor： 尾山幸史 ,  向田秀子 ,  福田昌利 ,  筑山慧至 ,  深山真哉

IPC: H01L25/00 ,  H01L23/31 ,  H01L21/50

CPC classification number: H01L23/562 ,  H01L23/16 ,  H01L23/3135 ,  H01L25/0657 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06575 ,  H01L2225/06593 ,  H01L2924/15311

Abstract: 本发明提供可抑制由半导体芯片的变形导致的连接凸起的畸变的半导体装置。半导体装置具备：第1半导体芯片，其具有第1主面和与第1主面相对向并设有第2电极的第2主面；第2半导体芯片，其具有设有与第2电极连接的第3电极的第3主面和与第3主面相对向的第4主面；第1隔片，其在第2、第3电极和第1、第2半导体芯片的外周面之间的区域配置，确保第1半导体芯片和第2半导体芯片的间隙。

公开(公告)号：CN104078372A

公开(公告)日：2014-10-01

申请号：CN201310360706.4

申请日：2013-08-19

Applicant: 株式会社东芝

Inventor： 筑山慧至 ,  福田昌利

IPC: H01L21/60 ,  H01L21/68

CPC classification number: H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73257 ,  H01L2924/15311 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L24/81 ,  H01L2224/8113

Abstract: 本发明提供在将半导体芯片间用凸起电极连接并层叠时能抑制半导体芯片间的位置偏移的半导体装置的制造方法。在实施方式的半导体装置的制造方法中，取得在第一半导体芯片（2A）上层叠的第二半导体芯片（2B）的第三对准标识（5C）和移动到第二半导体芯片（4B）上的第三半导体芯片（2C）的第四对准标识（5D）的位置信息。基于在第一半导体芯片（2A）设置的第一对准标识（5A）的位置信息和第三及第四对准标识（5C）、（4D）的位置信息来将第二半导体芯片（2B）和第三半导体芯片（2C）对位并层叠。

公开(公告)号：CN102593012A

公开(公告)日：2012-07-18

申请号：CN201110007830.3

申请日：2011-01-14

Applicant: 株式会社东芝

Inventor： 青木秀夫 ,  福田昌利 ,  泽田佳奈子 ,  小盐康弘

IPC: H01L21/50 ,  H01L21/60 ,  B23K1/00

CPC classification number: H01L24/75 ,  H01L24/81

Abstract: 根据本发明的一实施方式的半导体装置的制造方法，在使第1焊料凸块和第2焊料凸块对位并接触后，加热至焊料凸块的熔点以上的温度而使它们熔化，从而形成第1焊料凸块和第2焊料凸块的临时连接体。将冷却后的临时连接体在还原性气氛中加热至焊料凸块的熔点以上的温度，将存在于临时连接体表面上的氧化膜除去，同时使临时连接体熔化，从而形成正式连接体。

公开(公告)号：CN1292475C

公开(公告)日：2006-12-27

申请号：CN02108720.2

申请日：2002-03-29

Applicant: 株式会社东芝

Inventor： 舩仓宽 ,  细美英一 ,  小盐康弘 ,  长冈哲也 ,  永野顺也 ,  大井田充 ,  福田昌利 ,  黑须笃 ,  河合薰 ,  山方修武

IPC: H01L23/14 ,  H01L23/28 ,  H01L23/48 ,  H01L21/50

CPC classification number: H01L23/49894 ,  H01L23/3121 ,  H01L24/48 ,  H01L2224/16225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01079 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/0401 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 半导体封装具备：封装基材；在上述封装基材上边形成，在往别的装置上安装时使用的安装端子；在上述封装基材上边形成，与上述安装端子电连的布线层；装载在上述封装基材上边，与上述布线层电连的半导体芯片；在上述布线层与模铸树脂层之间和在上述封装基材与模铸树脂层之间形成的低弹性树脂层；密封上述封装基材、上述布线层、上述半导体芯片和上述低弹性树脂层的模铸树脂层，上述低弹性树脂层的弹性模量E比上述模铸树脂层的弹性模量E低。