-
公开(公告)号：CN104143509B
公开(公告)日：2018-11-09
申请号：CN201410113773.0
申请日：2014-03-25
Applicant: 松下知识产权经营株式会社
IPC: H01L21/3065
Abstract: 本发明提供一种等离子处理装置以及等离子处理方法，使得即使在实施等离子处理的情况下保持片也不会受到不良影响。具备：在室(11)内产生等离子的等离子源(13)；设置于室(11)内且载置输送载体(5)的台(16)；配置于台(16)的上方且覆盖保持片(6)和框(7)，具有在厚度方向上贯通地形成的窗部(33)的盖子(31)；和将盖子(31)相对于台(16)的相对位置变更为第1位置和第2位置的驱动机构(38)。第2位置是盖子(31)与保持片(6)、框(7)、以及基板(2)不接触的位置。盖子(31)至少具备向框(7)的上表面延伸的顶面(36b)、和相对于在框(7)的内径侧露出的保持片(6)的上表面逐渐接近地倾斜的倾斜面(36c)。
-
公开(公告)号：CN107180752A
公开(公告)日：2017-09-19
申请号：CN201710088442.X
申请日：2017-02-17
Applicant: 松下知识产权经营株式会社
IPC: H01L21/3065 , H01L21/82 , H01L23/31
CPC classification number: H01L23/3192 , H01L21/0212 , H01L21/02274 , H01L21/0337 , H01L21/268 , H01L21/3065 , H01L21/30655 , H01L21/311 , H01L21/31116 , H01L21/31138 , H01L21/56 , H01L21/67109 , H01L21/6831 , H01L21/6836 , H01L21/78 , H01L23/3185 , H01L23/544 , H01L23/562 , H01L2221/68327 , H01L2221/68381 , H01L21/82 , H01L23/31
Abstract: 一种元件芯片及其制造方法，用保护膜被覆解理起点来提高元件芯片的抗弯强度。该制造方法包括：准备基板的工序；激光划片工序，对基板的分割区域照射激光而形成第1及第2损伤区域；各向异性蚀刻工序，将基板暴露于第1等离子体来除去第1损伤区域，并使第2损伤区域的一部分露出。还包括：保护膜沉积工序，使保护膜沉积在元件区域、分割区域和露出的第2损伤区域的一部分；保护膜蚀刻工序，将基板暴露于第2等离子体来除去沉积在分割区域的保护膜的一部分及沉积在元件区域的保护膜，并使覆盖第2损伤区域的一部分的保护膜残留。还包括等离子体切割工序，在用支承构件支承了第2主面的状态下将基板暴露于第3等离子体来将基板分割为元件芯片。
-
公开(公告)号：CN107039345A
公开(公告)日：2017-08-11
申请号：CN201710062994.3
申请日：2017-01-24
Applicant: 松下知识产权经营株式会社
CPC classification number: H01L23/3178 , H01L21/0212 , H01L21/02274 , H01L21/3065 , H01L21/30655 , H01L21/31138 , H01L21/6835 , H01L21/6836 , H01L21/78 , H01L23/293 , H01L23/3185 , H01L23/544 , H01L2221/68327 , H01L2221/6834 , H01L2223/5446 , H01L23/3171
Abstract: 本发明提供一种元件芯片的制造方法以及元件芯片，能够抑制安装过程中的导电性材料的爬升。在对具有多个元件区域的基板(1)进行分割而制造多个元件芯片(10)的元件芯片的制造方法中使用的等离子体处理工序中，将基板暴露于第一等离子体，从而将基板分割为元件芯片(10)。而且，成为具备第一面(10a)、第二面(10b)以及形成有多个凸部的侧面(10c)的元件芯片(10)彼此隔开间隔保持在载体(4)上的状态。通过将元件芯片(10)暴露于第二等离子体，从而在元件芯片(10)的侧面(10c)形成保护膜(12c)，在形成该保护膜时，通过保护膜(12c)至少被覆形成在侧面(10c)的凸部，抑制安装过程中导电性材料向侧面(10c)爬升。
-
公开(公告)号：CN107039343A
公开(公告)日：2017-08-11
申请号：CN201710053291.4
申请日：2017-01-23
Applicant: 松下知识产权经营株式会社
CPC classification number: H01L23/3157 , H01L21/0212 , H01L21/02274 , H01L21/30655 , H01L21/31138 , H01L21/6835 , H01L21/6836 , H01L21/78 , H01L23/293 , H01L23/3185 , H01L23/544 , H01L2221/68327 , H01L2221/6834 , H01L2223/5446 , B28D5/0005 , B28D5/0058
Abstract: 本发明提供一种元件芯片的制造方法及元件芯片，能够抑制安装过程中的导电性材料的爬升。在分割具有多个元件区域的基板来制造多个元件芯片的元件芯片的制造方法中使用的等离子体处理工序中，通过将基板暴露于第一等离子体，从而将基板分割成元件芯片(10)。而且，形成为具备第一面(10a)、第二面(10b)及连结第一面(10a)和第二面(10b)的侧面(10c)的元件芯片(10)彼此隔开间隔地保持在载体(4)上的状态。通过将这些元件芯片(10)暴露于以氟化碳和氦气的混合气体为原料气体的第二等离子体中，从而仅在侧面(10c)形成覆盖元件芯片(10)的保护膜(12)，抑制安装过程中的导电性材料向侧面(10c)的爬升。
-
公开(公告)号：CN106560916B
公开(公告)日：2021-11-09
申请号：CN201610867842.6
申请日：2016-09-29
Applicant: 松下知识产权经营株式会社
IPC: H01L21/78 , H01L21/3065
Abstract: 本发明提供一种元件芯片的制造方法以及元件芯片。在将具有多个元件区域的基板进行分割来制造多个元件芯片的元件芯片的制造方法中使用的等离子体处理工序中，通过将基板暴露于第1等离子体从而将基板分割为元件芯片(10)，在通过将这些元件芯片(10)暴露于以氟化碳和氦的混合气体的混合气体为原料气体的第2等离子体，从而形成覆盖侧面(10c)以及第2面(10b)的保护膜的保护膜形成工序中，设定保护膜形成条件使得第2面(10b)的第2保护膜(12b)的厚度(t2)大于侧面(10c)的第1保护膜(12c)的厚度(t1)。
-
Patent Agency Ranking
公开(公告)号：CN107180789B
公开(公告)日：2021-09-21
申请号：CN201710088441.5
申请日：2017-02-17
Applicant: 松下知识产权经营株式会社
IPC: H01L21/78 , H01L21/308
Abstract: 一种元件芯片及其制造方法，用保护膜被覆会成为解理起点的半导体层来提高元件芯片的抗弯强度。该制造方法包括：激光划片工序，对基板的分割区域照射激光，在分割区域形成具备露出第1层的露出部的开口；保护膜沉积工序，使保护膜沉积在元件区域及分割区域。还包括保护膜蚀刻工序，使基板暴露于第1等离子体来各向异性地蚀刻保护膜，除去沉积在分割区域的保护膜的一部分及沉积在元件区域的保护膜，并使覆盖元件区域的端面的保护膜残留。还包括：各向同性蚀刻工序，使基板暴露于第2等离子体来各向同性地蚀刻分割区域；等离子体切割工序，在用支承构件支承了第2主面的状态下，将基板暴露于第3等离子体来将基板分割为具备元件区域的多个元件芯片。
-
公开(公告)号：CN104143508B
公开(公告)日：2018-11-23
申请号：CN201410113648.X
申请日：2014-03-25
Applicant: 松下知识产权经营株式会社
IPC: H01L21/3065
CPC classification number: H01L21/3065 , H01J37/32715 , H01L21/31138 , H01L21/78
Abstract: 本发明提供一种等离子处理装置以及等离子处理方法，使得即使在实施等离子处理的情况下保持片也不会受到不良影响。具备：室(11)；在室(11)内产生等离子的等离子源(13)；设置于室(11)内且载置输送载体(5)的台(16)；配置于台(16)的上方并覆盖保持片(6)和框(7)，在中央部具有在厚度方向上贯通地形成的窗部(33)的盖体(31)；和驱动机构(38)，其将盖体(31)相对于台(16)的相对位置变更为第1位置和第2位置，所述第1位置是离开台(16)且容许输送载体(5)相对于台(16)的装卸的位置，所述第2位置是盖体(31)覆盖在台(16)上载置的输送载体(5)的保持片(6)和框(7)、且所述窗部(33)使保持片(6)所保持的基板(2)露出的位置。盖体(31)的窗部(33)使与基板(2)的外缘区域相比更靠内侧的区域露出。
-
公开(公告)号：CN107591321A
公开(公告)日：2018-01-16
申请号：CN201710546105.0
申请日：2017-07-06
Applicant: 松下知识产权经营株式会社
IPC: H01L21/3065 , H01L21/308
CPC classification number: H01L21/78 , H01L21/3065 , H01L21/30655 , H01L21/308 , H01L21/3081 , H01L21/3086 , H01L21/31138
Abstract: 提供一种元件芯片的制造方法。半导体芯片的制造方法包括：准备半导体晶片，所述半导体晶片具备露出有凸块的表面、表面的相反侧的背面、形成有凸块的多个元件区域、以及划分元件区域的分割区域；在半导体晶片的表面沿着凸块通过喷涂法对包含掩模的原料的液体进行喷雾；在半导体晶片的表面形成被覆凸块并且具有使所述分割区域露出的开口的掩模；将半导体晶片的表面暴露于第一等离子体，在凸块被掩模被覆的状态下，对露出在该开口的分割区域进行蚀刻，直至到达背面，从而将半导体晶片单片化。
-
公开(公告)号：CN107452596A
公开(公告)日：2017-12-08
申请号：CN201710361407.0
申请日：2017-05-19
Applicant: 松下知识产权经营株式会社
IPC: H01L21/02 , H01L21/3065 , H01L21/683 , H01L21/78
CPC classification number: H01L21/78 , H01L21/3065 , H01L21/6836 , H01L24/11 , H01L24/14 , H01L2221/68327 , H01L2224/13022 , H01L21/02013 , H01L21/02016 , H01L2221/6834
Abstract: 一种元件芯片的制造方法，不使生产性下降地抑制等离子体对凸块的劣化及损伤的同时对基板进行单片化。包括：准备工序，准备具备具有凸块的第一面及第二面且具备由分割区域划分的多个元件区域的基板；凸块埋入工序，在第一面粘合具有粘合层的保护带，至少将凸块的头顶部埋入到粘合层；薄化工序，在凸块埋入工序后，在第一面粘合了保护带的状态下磨削第二面；掩模形成工序，在薄化工序后，在第二面形成掩模；保持工序，使第一面与用框架支承的保持带对置，使保持带保持基板；载置工序，在掩模形成工序及保持工序后，将基板经由保持带载置在等离子体处理载置台；单片化工序，在载置工序后，对分割区域从第二面至第一面进行等离子体蚀刻。
-
公开(公告)号：CN105390359A
公开(公告)日：2016-03-09
申请号：CN201510514504.X
申请日：2015-08-20
Applicant: 松下知识产权经营株式会社
IPC: H01J37/32 , H01L21/3065
Abstract: 一种等离子体处理装置及等离子体处理方法，对传送载体所保持的基板等离子体处理时，提高产品的成品率。传送载体具备框架和覆盖框架的开口的保持片，基板被保持片保持，该装置具备：传送机构，传送保持有基板的传送载体；位置计测部，计测基板相对于框架的位置；等离子体处理部，具备等离子体处理台和罩体，等离子体处理台载置保持有基板的传送载体，罩体覆盖在等离子体处理台上载置的框架和保持片的至少一部分，且具有使基板的至少一部分露出的窗部；控制部，基于由位置计测部计测的基板相对于框架的位置信息，以使窗部和基板满足预定的位置关系的方式控制传送机构将保持基板的传送载体载置于等离子体处理台。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.028 seconds)
