-
公开(公告)号：CN100345214C
公开(公告)日：2007-10-24
申请号：CN03103460.8
申请日：2003-01-30
Applicant: 夏普株式会社
CPC classification number: H01L27/222 , B82Y10/00 , G11C11/15
Abstract: 本发明提供一种低功率的MRAM设备和用在MRAM中的磁轭结构。所述MRAM设备包括：基底；多个包括位线和字线的导线；和包括一对磁轭结构的MTJ堆栈，其中，所说的每一个磁轭结构都环绕导线。所述用在MRAM中的磁轭结构的制备方法包括：制备基底；在基底上形成第一个导线；制造MTJ堆栈，包括制造环绕第一个导线的第一个磁轭结构；在MTJ堆栈上形成第二个导线；制造环绕第二个导线的第二个磁轭结构；在该结构上沉积氧化物层；和金属化该结构。
-
公开(公告)号：CN1278407C
公开(公告)日：2006-10-04
申请号：CN03121623.4
申请日：2003-03-18
Applicant: 夏普株式会社
Inventor： 戴维·罗素·埃文斯 , 许胜籘 , 布鲁斯·戴尔·乌尔里克 , 道格拉斯·詹姆斯·特威 , 莉萨·H·什特克尔
IPC: H01L21/76
CPC classification number: H01L21/28194 , H01L21/76224 , H01L21/823481 , H01L29/517 , H01L29/518 , Y10S438/975
Abstract: 本发明提供了一种利用自对齐浅沟槽隔离工艺生产半导体器件的方法，所述自对齐浅沟槽隔离工艺分离形成的与栅极结构自对齐的元件，所述方法包括下列步骤：提供覆盖衬底上的栅极绝缘层的第一多晶硅层；形成穿过第一多晶硅层并深入衬底的沟槽；提供覆盖衬底的氧化物层，所述衬底包括沟槽，以便在沟槽内氧化物层的上表面高于第一多晶硅层的下表面；提供第二多晶硅层，其覆盖氧化物层，以便沟槽内第二多晶硅层的上表面低于第一多晶硅层的上表面；平面化第二多晶硅层、氧化物层及第一多晶硅层，同时在沟槽内的第二多晶硅层的上表面处停止平而化步骤。
-
公开(公告)号：CN1266719C
公开(公告)日：2006-07-26
申请号：CN03110239.5
申请日：2003-04-07
Applicant: 夏普株式会社
CPC classification number: G11C13/0007 , G11C2213/31 , H01F10/193 , H01F21/00 , H01F41/24 , H01L27/08 , H01L28/10 , Y10T29/4902
Abstract: 一种制作本发明的固态电感器的方法，它包括：形成底部电极；形成覆盖底部电极的超巨磁电阻(CMR)薄膜；形成覆盖所述CMR薄膜的顶部电极；对CRM薄膜加给电场处理，并响应所述电场处理，将CMR薄膜转变成CMR薄膜电感。
-
公开(公告)号：CN1503366A
公开(公告)日：2004-06-09
申请号：CN03154320.0
申请日：2003-08-15
Applicant: 夏普株式会社
Inventor： 许胜籘
IPC: H01L27/105 , H01L21/8234 , H01L21/8247 , G11C11/15 , G11C11/34
CPC classification number: G11C13/0007 , G11C7/18 , G11C13/0069 , G11C2013/009 , G11C2213/31 , G11C2213/79
Abstract: 本发明提供一种共用位线/共用源极线的高密度1T1R(一个晶体管/一个电阻)型R－RAM阵列，以及提供用于操作所述阵列的方法。该R－RAM阵列包括第一晶体管，其漏极连接到具有第一存储电阻的非－共享位线。第一、第二、第三和第四晶体管的栅极顺序地连接到一条共用字线。该R－RAM阵列包括至少一个共用位线。第二存储电阻插在第二晶体管的漏极与共用位线之间。同样地，第三存储电阻插在第三晶体管漏极与共用位线之间。共用源极线连接到第三和第四晶体管的源极。该R－RAM阵列包括m行n个连续的晶体管。
-
公开(公告)号：CN1485901A
公开(公告)日：2004-03-31
申请号：CN03133125.4
申请日：2003-07-24
Applicant: 夏普株式会社
IPC: H01L21/8239
CPC classification number: G11C13/0007 , G11C2213/31 , G11C2213/79 , H01L27/2436 , H01L27/2472 , H01L45/04 , H01L45/1233 , H01L45/147
Abstract: 一种在半导体基片上形成1T1R电阻型存储阵列结构的方法，包括：a)在半导体基片上形成覆盖门氧化物的多晶硅化物/氧化物/氮化物栅层叠；b)制造邻近栅层叠的源和漏区；c)在暴露的源和漏区上进行自对准金属硅化，以形成自对准金属硅化物；d)沿着栅层叠形成氮化物侧壁；e)沉积和平面化硅氧化物绝缘层，使其和栅层叠水平；f)制作布线图案和蚀刻连接漏区的位接触点；g)沉积和平面化底电极；h)沉积电阻型存储材料层；以及i)在电阻型存储材料上形成顶电极。
-
Patent Agency Ranking
公开(公告)号：CN1469433A
公开(公告)日：2004-01-21
申请号：CN03149086.7
申请日：2003-06-26
Applicant: 夏普株式会社
Inventor： 道格拉斯·詹姆斯·特威特 , 许胜籘 , 马哲申 , 李宗霑
IPC: H01L21/20 , H01L21/324 , H01L21/265 , H01L21/822
CPC classification number: H01L21/02381 , C30B25/02 , C30B29/52 , C30B31/22 , H01L21/0245 , H01L21/02502 , H01L21/0251 , H01L21/02532 , H01L21/02694 , Y10S438/933
Abstract: 一种在硅基片上制造Si1－xGex膜的方法包括：制备硅基片；在该硅基片上外延沉积Si1－xGex层，在其间形成Si1－xGex/Si界面；在高于Tc的温度下无定形化Si1－xGex层，以形成无定形化的、分级的SiGe层；在约650℃－约1100℃的温度下将无定形的、分级的SiGe层退火约10秒钟－约60分钟，以重结晶SiGe层。
-
公开(公告)号：CN1453803A
公开(公告)日：2003-11-05
申请号：CN03110239.5
申请日：2003-04-07
Applicant: 夏普株式会社
CPC classification number: G11C13/0007 , G11C2213/31 , H01F10/193 , H01F21/00 , H01F41/24 , H01L27/08 , H01L28/10 , Y10T29/4902
Abstract: 一种制作本发明的固态电感器的方法，它包括：形成底部电极；形成覆盖底部电极的超巨磁电阻(CMR)薄膜；形成覆盖所述CMR薄膜的顶部电极；对CMR薄膜加给电场处理，并响应所述电场处理，将CMR薄膜转变成CMR薄膜电感。
-
公开(公告)号：CN100364075C
公开(公告)日：2008-01-23
申请号：CN03104234.1
申请日：2003-02-08
Applicant: 夏普株式会社
CPC classification number: H01L27/101 , G11C11/5685 , G11C13/0007 , G11C2213/31 , H01L45/04 , H01L45/1233 , H01L45/147 , H01L45/1641 , Y10S502/525
Abstract: 一种可变电阻器件的制造方法，其包括：制备硅衬底；在衬底上形成硅氧化物层，在硅氧化物层上沉积第一个金属层，其中，第一个金属层的金属选自铂和铱，在第一个金属层上形成钙钛矿金属氧化物薄膜，在钙钛矿金属氧化物薄膜上沉积第二个金属层，其中，第二个金属层的金属选自铂和铱，将在沉积第二个金属层的步骤中得到的结构在约400℃-700℃下退火约5分钟至3小时，然后改变第一个金属层和第二个金属层之间的电阻。
-
公开(公告)号：CN1288744C
公开(公告)日：2006-12-06
申请号：CN03133125.4
申请日：2003-07-24
Applicant: 夏普株式会社
IPC: H01L21/8239
CPC classification number: G11C13/0007 , G11C2213/31 , G11C2213/79 , H01L27/2436 , H01L27/2472 , H01L45/04 , H01L45/1233 , H01L45/147
Abstract: 一种在半导体基片上形成1T1R电阻型存储阵列结构的方法，包括：a)在半导体基片上形成覆盖门氧化物的多晶硅化物/氧化物/氮化物栅层叠；b)制造邻近栅层叠的源和漏区；c)在暴露的源和漏区上进行自对准金属硅化，以形成自对准金属硅化物；d)沿着栅层叠形成氮化物侧壁；e)沉积和平面化硅氧化物绝缘层，使其和栅层叠水平；f)制作布线图案和蚀刻连接漏区的位接触点；g)沉积和平面化底电极；h)沉积电阻型存储材料层；以及i)在电阻型存储材料上形成顶电极。
-
公开(公告)号：CN1531017A
公开(公告)日：2004-09-22
申请号：CN200410007398.8
申请日：2004-03-02
Applicant: 夏普株式会社
CPC classification number: G11C13/0007 , G11C2213/31 , H01L45/04 , H01L45/1233 , H01L45/1253 , H01L45/147 , H01L45/1608
Abstract: 一种在用于RRAM装置的铱基材上涂敷PCMO薄膜的方法，包括：制备基材；在基材上沉积阻挡层；在阻挡层上沉积铱层；在铱层上旋涂PCMO层；以三步烘焙方法烘焙PCMO层和基材；在RTP室中后烘退火该基材和PCMO层；重复所述的旋涂、烘焙和退火步骤直到PCMO层具有需要的厚度；退火基材和PCMO层；沉积顶电极；和完成RRAM装置。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.016 seconds)
