半导体元件
    11.
    发明公开

    公开(公告)号:CN109427735A

    公开(公告)日:2019-03-05

    申请号:CN201810985149.8

    申请日:2018-08-28

    Abstract: 一种半导体元件包含:具有数个侧壁与底面的第一导电结构,第一导电结构延伸穿过形成在基材上的一或多个隔离层;以及设于第一导电结构的至少一侧壁与一或多个隔离层的各自侧壁之间的绝缘层,其中第一导电结构至少透过底面电性耦合于第二导电结构。

    沉积材料的方法
    12.
    发明授权

    公开(公告)号:CN102994979B

    公开(公告)日:2015-11-25

    申请号:CN201110426099.8

    申请日:2011-12-16

    Abstract: 本发明提供了沉积材料的方法,该方法包括:在衬底上形成第一材料期间,在沉积腔室的表面上形成第一层,第一层包含第一材料并具有突出物;在形成第一材料之后调节沉积腔室,所述调节在第一材料和突出物的上方形成第二层,第二层包含第二材料,第二材料不同于第一材料,其中,第二层阻止突出物从第一层脱落;在第二层上形成第三层,第三层包含第三材料;以及在形成第三层之后调节沉积腔室,在形成第三层之后调节沉积腔室的步骤在第三材料上方形成第四层,第四层包含第四材料,第四材料不同于第三材料。

    制造半导体器件的方法和装置
    14.
    发明公开

    公开(公告)号:CN118109788A

    公开(公告)日:2024-05-31

    申请号:CN202410177448.4

    申请日:2024-02-08

    Inventor: 王嘉熙 陈彦羽

    Abstract: 本发明的实施例公开了一种用于制造半导体器件的方法。该方法包括在物理汽相沉积(PVD)系统的腔室中引入靶体。该方法包括基于第一补偿函数在衬底上沉积膜的第一部分,第一补偿函数的第一值根据靶体的寿命来确定。该方法包括基于第二补偿函数在膜的第一部分上沉积膜的第二部分,第二补偿函数的第二值根据靶体的寿命来确定。第一值与第二值不同。本发明的实施例还公开了一种用于制造半导体器件的装置。

    沉积系统和方法
    15.
    发明授权

    公开(公告)号:CN113529043B

    公开(公告)日:2023-09-08

    申请号:CN202110089203.2

    申请日:2021-01-22

    Abstract: 一种沉积系统和方法,本公开的沉积系统提供透过延长靶材替换间隔来降低溅镀制程成本的特征。沉积系统提供磁性元件的阵列,此磁性元件的阵列会产生磁场并基于靶材厚度测量数据来重新定向磁场。阵列中的至少一个磁性元件会倾斜以调节或改变磁场方向并使磁场聚焦在靶材的一个区域上,其中此区域具有比其他区域更多的靶材材料。因此,在此区域上会发生更多的离子(例如,氩离子)轰击,以在靶材表面上产生更均匀的侵蚀。

    薄膜沉积腔、多功能遮蔽盘以及多功能遮蔽盘的使用方法

    公开(公告)号:CN112680710B

    公开(公告)日:2023-05-05

    申请号:CN202011000987.9

    申请日:2020-09-22

    Abstract: 本揭露提供一种薄膜沉积腔、多功能遮蔽盘以及多功能遮蔽盘的使用方法。该遮蔽盘包括该遮蔽盘的一个表面上的一灯装置、一DC/RF电力装置,及一气体管道。运用此组态能够简化腔的类型,而不需要诸如一除气腔、一预清洗腔、一CVD/PVD腔的各种特定专用腔。通过使用该多功能遮蔽盘,除气功能及预清洗功能提供于一单一腔内。因此,一分离除气腔及一预清洗腔不再被需要,且腔之间的总传送时间被减小或消除。

    半导体结构和其形成方法
    17.
    发明公开

    公开(公告)号:CN115527934A

    公开(公告)日:2022-12-27

    申请号:CN202210054468.3

    申请日:2022-01-18

    Abstract: 本公开提供一种半导体结构和其形成方法。半导体结构包括基板,基板含有在基板的第一区域中的第一主动区域和基板的第二区域中的第二主动区域。半导体结构包括第一主动区域上方的多个第一栅极结构,各个第一栅极结构包括具有第一高介电常数栅极介电质和第一栅极电极的第一栅极堆叠以及环绕第一栅极堆叠的第一栅极间隔物。半导体结构包括第二主动区域上方的多个第二栅极结构,各个第二栅极结构包括具有第二高介电常数栅极介电质和第二栅极电极的第二栅极堆叠以及环绕第二栅极堆叠的第二栅极间隔物。至少一部分的第二栅极电极包括掺杂剂。

    半导体器件的制造方法
    18.
    发明公开

    公开(公告)号:CN114783952A

    公开(公告)日:2022-07-22

    申请号:CN202210451008.4

    申请日:2017-08-10

    Abstract: 本发明的实施例提供了一种制造半导体器件的方法,包括:在栅介电层上形成伪栅电极层;在所述伪栅电极层上方形成图案化的掩模层;以所述图案化的掩模层为掩模,将所述伪栅电极层图案化为多个图案化的伪栅电极,所述图案化的伪栅电极彼此间隔,使得每个图案化的伪栅电极在横截面图中具有顶宽且底窄的轮廓,其中,所述图案化包括以越来越强的横向蚀刻特性蚀刻所述伪栅电极层;在所述图案化的伪栅电极的侧壁上形成栅极间隔件;以及用含金属的栅电极代替所述图案化的伪栅电极。

Patent Agency Ranking