公开(公告)号：CN105845652A

公开(公告)日：2016-08-10

申请号：CN201610192275.9

申请日：2011-10-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张家龙 ,  赵治平 ,  陈俊宏 ,  曾华洲 ,  郑价言 ,  庄学理

IPC: H01L23/485 ,  H01L21/768

CPC classification number: H01L21/76838 ,  H01L21/76807 ,  H01L21/76816 ,  H01L23/485 ,  H01L23/53228 ,  H01L23/53242 ,  H01L23/53257 ,  H01L29/665 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种衬底上具有栅极且栅极与源极/漏极(S/D)相邻的半导体器件。第一介电层覆盖栅极和S/D区域，第一介电层具有位于S/D区域上的第一接触孔且第一接触插塞由第一材料形成，第一接触插塞与各自的S/D区域连接。第二介电层覆盖第一介电层和第一接触插塞。由第二材料形成的第二接触插塞填充形成在第一介电层和第二介电层中的第二接触孔。第二接触插塞与形成在第二介电层中的栅极和互连结构连接，互连结构与第一接触插塞连接。第二材料与第一材料不同，且第二材料具有比第一材料低的电阻。

公开(公告)号：CN102456665A

公开(公告)日：2012-05-16

申请号：CN201110312112.7

申请日：2011-10-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 华伟君 ,  张家龙 ,  陈俊宏 ,  赵治平 ,  郑价言 ,  曾华洲

IPC: H01L23/528 ,  H01L27/08 ,  H01L21/768 ,  H01L21/02

CPC classification number: H01G4/005 ,  H01L23/5223 ,  H01L28/60 ,  H01L2924/0002 ,  Y10T29/43 ,  H01L2924/00

Abstract: 用于金属-氧化物-金属电容器的保护结构，一种电容器结构包括第一组电极、第二组电极以及多个线插头。第一组电极具有第一电极和第二电极，第一电极和第二电极形成在多个金属化层中的第一金属化层中，其中，第一电极和第二电极通过绝缘材料间隔开。第二组电极具有第三电极和第四电极，第三电极和第四电极形成在多个金属化层中的第二金属化层中，其中，第三电极和第四电极通过绝缘材料间隔开。多个线插头将第二组电极连接到第一组电极。

公开(公告)号：CN1790662A

公开(公告)日：2006-06-21

申请号：CN200510115722.2

申请日：2005-11-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林建宏 ,  高颍真 ,  郑价言

IPC: H01L21/768

CPC classification number: H01L21/76808

Abstract: 本发明是关于一种插栓的形成方法与双镶嵌结构的制造方法，所述插栓的形成方法包括：提供一半导体基底，其上形成有一低介电常数材料层，该低介电常数材料层具有一上表面以及形成穿过该低介电常数材料层的至少一介层开口；形成一第一插栓材料层于该低介电常数材料层上并填入于该至少一介层开口内，该第一插栓材料层具有一第一蚀刻率；回蚀刻该第一插栓材料层以形成部分填入于该至少一介层开口内的一第一插栓；形成一第二插栓材料层于该低介电常数材料层以及该第一插栓上；以及回蚀刻该第二插栓材料层以形成部分低于该低介电常数材料层的该上表面，该第二插栓材料层具有一第二蚀刻率。本发明可避免蚀刻停止层的蚀穿、篱笆及琢面轮廓等问题。

公开(公告)号：CN106952869B

公开(公告)日：2020-02-04

申请号：CN201611219689.2

申请日：2016-12-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴於贝 ,  魏圣轩 ,  李莉渝 ,  吴岱洋 ,  陈殿豪 ,  郑价言

IPC: H01L21/768 ,  H01L23/522 ,  H01L21/762

Abstract: 本公开实施例提供一种半导体装置，包括设置于基板上方的第一层间介电层，金属导线，设置于第一层间介电层和金属导线上方的第二层间介电层，第一空气间隙和第二空气间隙。金属导线内嵌于第一层间介电层中，金属导线之间以第一间隙或第二间隙配置，第二间隙的长度大于第一间隙的长度。第一空气间隙，利用第二层间介电层形成，第一空气间隙形成于第一区域中，且夹设于以第一间隙配置的相邻两条金属导线之间。第二空气间隙，利用第二层间介电层形成，第二空气间隙形成于第二区域中，且夹设于以大于第一间隙的一间隙配置的相邻两条金属导线之间。没有相邻两条金属导线以小于第一间隙的一间隙配置。

公开(公告)号：CN105870102A

公开(公告)日：2016-08-17

申请号：CN201510027762.5

申请日：2015-01-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭泰彥 ,  吴佳典 ,  郑价言

IPC: H01L23/538 ,  H01L21/768

CPC classification number: H01L21/76897 ,  H01L21/76805 ,  H01L21/76807 ,  H01L21/7681 ,  H01L21/76814 ,  H01L21/76826 ,  H01L21/76831 ,  H01L21/7684 ,  H01L21/76843 ,  H01L21/76852 ,  H01L21/76871 ,  H01L21/76877 ,  H01L21/76885 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/5283 ,  H01L23/53204 ,  H01L23/53209 ,  H01L23/53238 ,  H01L23/53242 ,  H01L23/53257 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了半导体器件的结构和形成方法。该半导体器件包括半导体衬底和位于半导体衬底上方的第一导电部件。该半导体器件也包括位于半导体衬底上方并且围绕第一导电部件的第一介电层。该半导体器件还包括位于第一导电部件上方的第二导电部件，并且第二导电部件延伸到第一导电部件内。此外，该半导体器件包括位于第一介电层上方并且围绕第二导电部件的第二介电层。本发明还涉及镶嵌结构的结构和形成方法。

公开(公告)号：CN102468328A

公开(公告)日：2012-05-23

申请号：CN201110324281.2

申请日：2011-10-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张家龙 ,  赵治平 ,  陈俊宏 ,  曾华洲 ,  郑价言 ,  庄学理

IPC: H01L29/423 ,  H01L29/51 ,  H01L21/28 ,  H01L21/768

CPC classification number: H01L21/76838 ,  H01L21/76807 ,  H01L21/76816 ,  H01L23/485 ,  H01L23/53228 ,  H01L23/53242 ,  H01L23/53257 ,  H01L29/665 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 用于减少栅极电阻的接触结构及其制造方法。一种衬底上具有栅极且栅极与源极/漏极(S/D)相邻的半导体器件。第一介电层覆盖栅极和S/D区域，第一介电层具有位于S/D区域上的第一接触孔且第一接触插塞由第一材料形成，第一接触插塞与各自的S/D区域连接。第二介电层覆盖第一介电层和第一接触插塞。由第二材料形成的第二接触插塞填充形成在第一介电层和第二介电层中的第二接触孔。第二接触插塞与形成在第二介电层中的栅极和互连结构连接，互连结构与第一接触插塞连接。第二材料与第一材料不同，且第二材料具有比第一材料低的电阻。

公开(公告)号：CN100385643C

公开(公告)日：2008-04-30

申请号：CN200510115722.2

申请日：2005-11-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林建宏 ,  高颍真 ,  郑价言

IPC: H01L21/768

CPC classification number: H01L21/76808

Abstract: 一种插栓的形成方法与双镶嵌结构的制造方法，所述插栓的形成方法包括：提供一半导体基底，其上形成有一低介电常数材料层，该低介电常数材料层具有一上表面以及形成穿过该低介电常数材料层的至少一介层开口；形成一第一插栓材料层于该低介电常数材料层上并填入于该至少一介层开口内，该第一插栓材料层具有一第一蚀刻率；回蚀刻该第一插栓材料层以形成部分填入于该至少一介层开口内的一第一插栓；形成一第二插栓材料层于该低介电常数材料层以及该第一插栓上；以及回蚀刻该第二插栓材料层以形成部分低于该低介电常数材料层的该上表面的一第二插栓，该第二插栓材料层具有一第二蚀刻率。本发明可避免蚀刻停止层的蚀穿、篱笆及琢面轮廓等问题。

公开(公告)号：CN1154168C

公开(公告)日：2004-06-16

申请号：CN99117919.6

申请日：1999-08-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 董易谕 ,  杨森山 ,  林志贤 ,  郑价言 ,  侯上勇

IPC: H01L21/66

Abstract: 本发明提出一种晶片缺陷检查及特性分析的方法，以检查工具与特性分析工具的两坐标系统的一坐标转换矩阵来准确地在两坐标系统中转换传递晶片缺陷坐标位置，因此特性分析工具可准确地驱动至缺陷位置并分析缺陷特性。在一晶片进行标准工艺前先形成用以定位对准晶片的几个对准记号，而后以对准记号在一检查工具的坐标系统与一特性分析工具的坐标系统的坐标资料来获得两坐标系统的坐标转换矩阵。

公开(公告)号：CN1284744A

公开(公告)日：2001-02-21

申请号：CN99117919.6

申请日：1999-08-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 董易谕 ,  杨森山 ,  林志贤 ,  郑价言 ,  侯上勇

IPC: H01L21/66

Abstract: 本发明提出一种晶片缺陷检查及特性分析的方法,以检查工具与特性分析工具的两坐标系统的一坐标转换矩阵来准确地在两坐标系统中转换传递晶片缺陷坐标位置,因此特性分析工具可准确地驱动至缺陷位置并分析缺陷特性。在一晶片进行标准工艺前先形成用以定位对准晶片的几个对准记号,而后以对准记号在一检查工具的坐标系统与一特性分析工具的坐标系统的坐标资料来获得两坐标系统的坐标转换矩阵。

公开(公告)号：CN106935544B

公开(公告)日：2019-12-03

申请号：CN201610737436.8

申请日：2016-08-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴於贝 ,  魏圣轩 ,  李莉渝 ,  吴岱洋 ,  陈殿豪 ,  郑价言

IPC: H01L21/768 ,  H01L23/528 ,  H01L23/532

Abstract: 半导体装置的形成方法包括：形成第一介电层于基板上，以及形成多个第一凹陷于第一介电层中。形成多个金属线路于第一凹陷中，且金属线路沿着第一方向延伸。形成掩模层于金属线路与第一介电层上。掩模层包括沿着第一方向延伸的第一开口，且第一开口位于两个相邻的金属线路之间的空间上。以掩模层作为蚀刻掩模，蚀刻第一介电层以形成第一凹槽对应金属线路之间的第一开口。形成第二介电层，以形成第一气隙于第一凹槽中。第一开口于第二方向的宽度小于两个相邻的金属线路于第二方向的间距，且第二方向垂直于第一方向。