公开(公告)号：CN101847604A

公开(公告)日：2010-09-29

申请号：CN200910167342.1

申请日：2009-08-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑光茗 ,  庄学理 ,  陈嘉仁 ,  赖素贞 ,  莫亦先 ,  陈薏新 ,  沈俊良 ,  林毓超

IPC: H01L21/8238 ,  H01L21/28

CPC classification number: H01L21/31645 ,  H01L21/31604 ,  H01L21/823842

Abstract: 本发明提供一种半导体装置的制造方法，包括：提供具有一第一有源区与一第二有源区的一半导体基底；形成一高介电常数介电层于该半导体基底上；形成一上盖层于该高介电常数介电层上；形成一第一金属层于该上盖层上，其中该第一金属层具有第一功函数；形成一掩模层于该第一有源区内的该第一金属层上；利用该掩模层以移除该第二有源区内的该第一金属层以及部分移除该上盖层的一部；以及形成一第二金属层于该第二有源区内的经部分移除的该上盖层上，其中该第二金属层具有一第二功函数。本发明的半导体装置的制造方法能够改善于制造半导体装置时对于阻剂残留以及高介电常数栅极轮廓的控制能力。

公开(公告)号：CN116978952A

公开(公告)日：2023-10-31

申请号：CN202310830256.4

申请日：2023-07-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林大钧 ,  陈仪宪 ,  罗文呈 ,  李春霆 ,  莫亦先 ,  张志豪

IPC: H01L29/78 ,  H01L21/336 ,  B82Y10/00 ,  B82Y40/00

Abstract: 本公开提供了半导体结构及其形成方法。根据本公开的半导体结构包括具有沟道区和源极/漏极区的有源区、沟道区上方的栅极结构、设置在沟道区上并沿着栅极结构的侧壁延伸的栅极间隔件层、位于源极/漏极区上方的外延源极/漏极部件、其设置在外延源极/漏极部件上并沿着栅极间隔件层的侧壁延伸的接触蚀刻停止层(CESL)、设置在外延漏极/源极部件上的源极/漏极接触件、以及设置在栅极结构、栅极间隔件层和CESL的至少部分上的介电帽层。源极/漏极接触件的侧壁与CESL的侧壁直接接触。

公开(公告)号：CN109427571A

公开(公告)日：2019-03-05

申请号：CN201711341333.0

申请日：2017-12-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 梁家铭 ,  莫亦先 ,  邱怀贤 ,  张启新 ,  黄仁安 ,  李依叡

IPC: H01L21/302 ,  H01L29/10

Abstract: 本文公开了具有优化的鳍临界尺寸负载的集成电路器件。示例性集成电路器件包括包含第一多鳍结构的核心区域和包含第二多鳍结构的输入/输出区域。第一多鳍结构具有第一宽度并且第二多鳍结构具有第二宽度。第一宽度大于第二宽度。在一些实施方式中，第一多鳍结构具有第一鳍间隔并且第二多鳍结构具有第二鳍间隔。第一鳍间隔小于第二鳍间隔。在一些实施方式中，第一多鳍结构的第一邻近鳍间距大于或等于三倍的最小鳍间距，并且第二多鳍结构的第二邻近鳍间距小于或等于两倍的最小鳍间距。本发明的实施例还涉及鳍临界尺寸负载优化。

公开(公告)号：CN107068761A

公开(公告)日：2017-08-18

申请号：CN201710073471.9

申请日：2017-02-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张志豪 ,  莫亦先 ,  郭文晖

IPC: H01L29/78 ,  H01L27/088 ,  H01L21/8234

CPC classification number: H01L27/0886 ,  H01L21/823431 ,  H01L21/823475 ,  H01L23/485 ,  H01L27/0207 ,  H01L29/0847 ,  H01L29/785

Abstract: 本公开实施例提供一种半导体元件及其制造方法，半导体元件包括第一鳍状场效晶体管及接触条(源极/漏极接触层)。第一鳍状场效晶体管包括第一鳍结构，往第一方向延伸，第一栅极结构，往与第一方向交叉的第二方向延伸，及第一源极/漏极结构。接触条位于第一源极/漏极结构之上，在平面图往与第一源极/漏极结构交叉的第二方向延伸。接触条包括：第一部分，位于第一源极/漏极结构之上，及第二部分。第二部分未与鳍结构及源极/漏极结构重叠。在平面图中，第二部分于第一方向的宽度小于第一部分于第一方向的宽度。

公开(公告)号：CN103219380B

公开(公告)日：2016-05-04

申请号：CN201210545885.4

申请日：2012-12-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 莫亦先 ,  陈筱筑 ,  江木吉

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66628 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7851

Abstract: 本发明公开一种器件，所述器件包括半导体鳍状件，在半导体鳍状件的侧壁上的栅极介电层，在栅极介电层上的栅电极以及隔离区。隔离区包括在半导体鳍状件的一侧的第一部分，其中第一部分在部分栅电极下面并且与该部分栅电极对准。半导体鳍状件在隔离区的第一部分的第一顶面上方，隔离区进一步包括所述部分栅电极的相对侧的第二部分。隔离区的第二部分的第二顶面高于隔离区的第一顶面。本发明还公开了一种鳍式场效应晶体管及其形成方法。

公开(公告)号：CN103295904B

公开(公告)日：2016-04-20

申请号：CN201210207901.9

申请日：2012-06-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 莫亦先 ,  陈筱筑 ,  江木吉

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/423

CPC classification number: H01L29/66545 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785

Abstract: 形成轻掺杂漏极(LDD)延伸的系统和方法。实施例包括在半导体鳍片上形成栅电极以及在栅电极上方形成介电层。然后蚀刻栅电极以暴露出半导体鳍片的一部分。鳍片的暴露部分包括LDD延伸。本发明提供具有LDD延伸的FinFET设计。

公开(公告)号：CN103219380A

公开(公告)日：2013-07-24

申请号：CN201210545885.4

申请日：2012-12-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 莫亦先 ,  陈筱筑 ,  江木吉

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66628 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7851

Abstract: 本发明公开一种器件，所述器件包括半导体鳍状件，在半导体鳍状件的侧壁上的栅极介电层，在栅极介电层上的栅电极以及隔离区。隔离区包括在半导体鳍状件的一侧的第一部分，其中第一部分在部分栅电极下面并且与该部分栅电极对准。半导体鳍状件在隔离区的第一部分的第一顶面上方，隔离区进一步包括所述部分栅电极的相对侧的第二部分。隔离区的第二部分的第二顶面高于隔离区的第一顶面。本发明还公开了一种鳍式场效应晶体管及其形成方法。

公开(公告)号：CN101656207B

公开(公告)日：2012-06-27

申请号：CN200910166788.2

申请日：2009-08-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林益安 ,  陈嘉仁 ,  赵元舜 ,  莫亦先 ,  黄国泰

IPC: H01L21/28 ,  H01L27/092 ,  H01L29/49

CPC classification number: H01L27/092 ,  H01L21/28088 ,  H01L21/28194 ,  H01L21/823842 ,  H01L29/4966 ,  H01L29/517

Abstract: 本发明提供一种半导体装置的制造方法。此方法包含形成一栅极介电层于一半导体基材上，形成一盖层于栅极介电层之上或之下，形成一金属层于盖层上，金属层具有一第一功函数，对部分的金属层进行处理，以使该部分的金属层的功函数由第一功函数转变为第二功函数，及自具有该第一功函数的未经处理的部分的金属层形成第一金属栅极，及自具有第二功函数的经处理的部分的金属层形成一第二金属栅极。本发明的方法提供一种简单且具经济效益的单一金属层，以使NMOS及PMOS装置各自具有N型金属功函数及P型金属功函数。因此，使栅极图案化NMOS及PMOS装置变得较为简单。并且，所述的方法可与现有的CMOS技术制造流程相容，并因此可轻易地与现有的制造工艺设备及装置整合。

公开(公告)号：CN101656207A

公开(公告)日：2010-02-24

申请号：CN200910166788.2

申请日：2009-08-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林益安 ,  陈嘉仁 ,  赵元舜 ,  莫亦先 ,  黄国泰

IPC: H01L21/28 ,  H01L27/092 ,  H01L29/49

CPC classification number: H01L27/092 ,  H01L21/28088 ,  H01L21/28194 ,  H01L21/823842 ,  H01L29/4966 ,  H01L29/517

Abstract: 本发明提供一种半导体装置的制造方法。此方法包含形成一栅极介电层于一半导体基材上，形成一盖层于栅极介电层之上或之下，形成一金属层于盖层上，金属层具有一第一功函数，对部分的金属层进行处理，以使该部分的金属层的功函数由第一功函数转变为第二功函数，及自具有该第一功函数的未经处理的部分的金属层形成第一金属栅极，及自具有第二功函数的经处理的部分的金属层形成一第二金属栅极。本发明的方法提供一种简单且具经济效益的单一金属层，以使NMOS及PMOS装置各自具有N型金属功函数及P型金属功函数。因此，使栅极图案化NMOS及PMOS装置变得较为简单。并且，所述的方法可与现有的CMOS技术制造流程相容，并因此可轻易地与现有的制造工艺设备及装置整合。