-
公开(公告)号：CN110416303B
公开(公告)日：2023-07-11
申请号：CN201810920693.4
申请日：2018-08-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/762 , H01L21/336
Abstract: 本发明实施例提供一种半导体结构，其包括从半导体衬底挤出的鳍式有源区域；以及设置在鳍式有源区域上的栅极堆叠件。栅极堆叠件包括栅极介电层和设置在栅极介电层上的栅极电极。栅极介电层包括第一介电材料。半导体结构进一步包括设置在鳍式有源区域上的第二介电材料的介电栅极。栅极介电层从栅极电极的侧壁延伸到介电栅极的侧壁。第二介电材料在组分上与第一介电材料不同。本发明实施例还提供一种形成集成电路结构的方法。
-
公开(公告)号：CN114975256A
公开(公告)日：2022-08-30
申请号：CN202210237087.9
申请日：2022-03-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 半导体结构包含形成在基底上方的第一半导体装置和形成在基底上方的第二半导体装置。第一半导体装置包含基底上方的第一源极/漏极部件、基底上方的第一栅极结构、第一源极/漏极部件上方的第一导电部件、以及第一栅极结构和第一导电部件之间的第一绝缘层。第二半导体装置包含基底上方的第二源极/漏极部件、基底上方的第二栅极结构、第二源极/漏极部件上方的第二导电部件、以及第二栅极结构和第二导电部件之间的第二绝缘层。第一导电部件的宽度与第二导电部件的宽度不同，并且第一绝缘层的宽度小于第二绝缘层的宽度。
-
公开(公告)号：CN113178445A
公开(公告)日：2021-07-27
申请号：CN202110337758.4
申请日：2021-03-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 半导体结构包括：半导体鳍，从衬底突出；外延S/D部件，设置在半导体鳍上方；以及第一介电鳍和第二介电鳍，设置在衬底上方，其中，半导体鳍设置在第一介电鳍和第二介电鳍之间，其中，第一气隙由外延S/D部件的第一侧壁和第一介电鳍包围，并且其中，第二气隙由外延S/D部件的第二侧壁和第二介电鳍包围。本申请的实施例还涉及形成半导体结构的方法。
-
公开(公告)号：CN111244038A
公开(公告)日：2020-06-05
申请号：CN201911194723.9
申请日：2019-11-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 本公开实施例提供一种半导体装置的制造方法及半导体装置，该半导体装置的制造方法包括：于基板上形成多个交替层堆叠；从多个交替层堆叠建构多个纳米片；且于多个纳米片之上形成多个栅极介电质。此方法能够调整纳米片的宽度、厚度、间距与堆叠数量，并可用于单一基板上。此设计弹性设计对电路性能与功率运用的设计最佳化提供广泛的调整范围。
-
公开(公告)号：CN111863812B
公开(公告)日：2025-04-22
申请号：CN202010354976.4
申请日：2020-04-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开实施例提供一种半导体结构及其形成方法。半导体结构包括第一主动区、栅极结构、栅极切断特征与通道隔离特征。第一主动区位于基底上并沿着第一方向延伸。栅极结构位于第一主动区上并沿着第二方向延伸。第二方向垂直于第一方向。栅极切断特征邻接于栅极结构的一端。通道隔离特征沿着第二方向延伸并位于第一与第二主动区之间。栅极结构包括直接接触于栅极切断特征的金属电极。通道隔离特征包括在沿第二方向延伸的侧壁上的衬垫以及在侧壁之间的介电填充层。栅极切断特征邻接通道隔离特征的一端，以及介电填充层是直接接触于栅极切断特征。
-
Patent Agency Ranking
公开(公告)号：CN116978952A
公开(公告)日：2023-10-31
申请号：CN202310830256.4
申请日：2023-07-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , B82Y10/00 , B82Y40/00
Abstract: 本公开提供了半导体结构及其形成方法。根据本公开的半导体结构包括具有沟道区和源极/漏极区的有源区、沟道区上方的栅极结构、设置在沟道区上并沿着栅极结构的侧壁延伸的栅极间隔件层、位于源极/漏极区上方的外延源极/漏极部件、其设置在外延源极/漏极部件上并沿着栅极间隔件层的侧壁延伸的接触蚀刻停止层(CESL)、设置在外延漏极/源极部件上的源极/漏极接触件、以及设置在栅极结构、栅极间隔件层和CESL的至少部分上的介电帽层。源极/漏极接触件的侧壁与CESL的侧壁直接接触。
-
公开(公告)号：CN112563138A
公开(公告)日：2021-03-26
申请号：CN202010406654.X
申请日：2020-05-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/78 , H01L29/06 , H01L29/423
Abstract: 在此提供一种半导体装置的形成方法。此方法包括在基板上的第一区域及第二区域内沉积半导体堆叠，其中半导体堆叠具有交替排列的第一类型的半导体材料层与第二类型的半导体层。此方法亦包括从第二区域移除半导体堆叠的一部分以形成沟槽，并且通过外延成长工艺将第二类型的半导体材料填充于沟槽中。此方法亦包括图案化位于第一区域内的半导体堆叠以形成纳米结构堆叠，图案化位于第二区域内的第二类型的半导体材料以形成鳍片结构，以及在纳米结构堆叠与鳍片结构两者上形成栅极结构。
-
公开(公告)号：CN110416303A
公开(公告)日：2019-11-05
申请号：CN201810920693.4
申请日：2018-08-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/762 , H01L21/336
Abstract: 本发明实施例提供一种半导体结构，其包括从半导体衬底挤出的鳍式有源区域；以及设置在鳍式有源区域上的栅极堆叠件。栅极堆叠件包括栅极介电层和设置在栅极介电层上的栅极电极。栅极介电层包括第一介电材料。半导体结构进一步包括设置在鳍式有源区域上的第二介电材料的介电栅极。栅极介电层从栅极电极的侧壁延伸到介电栅极的侧壁。第二介电材料在组分上与第一介电材料不同。本发明实施例还提供一种形成集成电路结构的方法。
-
公开(公告)号：CN120035202A
公开(公告)日：2025-05-23
申请号：CN202510130326.4
申请日：2025-02-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 制造半导体器件的方法包括提供部分制造的半导体器件，该部分制造的半导体器件包括设置在半导体层堆叠件上方的伪栅极结构。在一些实施例中，该方法还包括去除伪栅极结构和半导体层堆叠件的每个半导体层的至少部分以形成沟槽。在一些示例中，该方法还包括在沟槽的底部部分中形成一个或多个再填充层，以及在沟槽的底部部分上方的沟槽的顶部部分中形成一个或多个再填充层。在一些实施例中，沟槽的顶部部分和底部部分中的一个或多个再填充层分别限定隔离结构的顶部部分和底部部分。在一些示例中，隔离结构的相应的顶部部分和底部部分的至少一个再填充层具有不同的材料组分。本公开的实施例还涉及半导体器件。
-
公开(公告)号：CN117497490A
公开(公告)日：2024-02-02
申请号：CN202311255509.6
申请日：2023-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088 , B82Y10/00
Abstract: 提供了包括第一栅极隔离结构和第二栅极隔离结构的半导体结构和工艺。第一栅极隔离结构可以形成在介电壁上，纳米结构沟道区域从介电壁延伸。第二栅极隔离结构可以形成在浅沟槽隔离部件上。第一栅极隔离结构的高度小于第二栅极隔离结构的高度。第一栅极隔离结构的成分可以与第二栅极隔离结构的成分不同。在一些实施方式中，第一栅极隔离结构与栅极间隔件同时形成。本申请的实施例还涉及制造半导体结构的方法。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.031 seconds)
