公开(公告)号：CN116249356A

公开(公告)日：2023-06-09

申请号：CN202310090803.X

申请日：2023-02-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张富宸 ,  陈姿妤 ,  石昇弘 ,  涂国基 ,  朱文定

IPC: H10B53/30 ,  H10N97/00

Abstract: 本揭露是关于集成晶片及其制造方法，集成晶片包含在基材上的第一铁电层。第一电极层是在基材上且在第一铁电层的第一侧上。第二电极层是在基材上且在第一铁电层相对于第一侧的第二侧上。第一阻障层是在第一铁电层及第一电极层之间。第一阻障层的带隙能量大于第一铁电层的带隙能量。

公开(公告)号：CN115696931A

公开(公告)日：2023-02-03

申请号：CN202210131759.8

申请日：2022-02-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张富宸 ,  陈姿妤 ,  石昇弘 ,  涂国基

IPC: H10B53/00 ,  H10B53/30 ,  H10N97/00

Abstract: 在一些实施例中，本发明涉及集成芯片。集成芯片包括设置在围绕互连件的下介电结构上方的下绝缘结构。下绝缘结构具有延伸穿过下绝缘结构的侧壁。底部电极沿下绝缘结构的侧壁和上表面布置，数据存储结构设置在底部电极的第一内侧壁和上表面上，并且顶部电极设置在数据存储结构的第二内侧壁和上表面上。互连通孔位于顶部电极的上表面上。底部电极的底面横向位于互连通孔的底面的外侧。本申请的实施例还涉及形成集成芯片的方法。

公开(公告)号：CN115528170A

公开(公告)日：2022-12-27

申请号：CN202210051032.9

申请日：2022-01-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈姿妤 ,  赖昕钰 ,  石昇弘 ,  张富宸 ,  涂国基

IPC: H01L49/02 ,  H01L27/11502

Abstract: 提供了一种半导体装置及其制造方法。该方法包括在基板上沉积铁电层；进行第一游离物理沉积制程以在铁电层上沉积上电极层；图案化上电极层为上电极；以及图案化铁电层为铁电元件，位于上电极下方。

公开(公告)号：CN109411503B

公开(公告)日：2022-02-18

申请号：CN201810325697.8

申请日：2018-04-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈侠威 ,  张至扬 ,  杨晋杰 ,  杨仁盛 ,  石昇弘 ,  萧栋升 ,  朱文定 ,  廖钰文 ,  陈奕静

IPC: H01L27/24 ,  H01L27/22 ,  H01L23/522 ,  H01L21/768

Abstract: 本申请的各个实施例涉及形成用于存储器的平坦的通孔顶面的方法以及由该方法产生的集成电路(IC)。在一些实施例中，在所述介电层中实施蚀刻以形成开口。形成覆盖介电层并且内衬于开口的衬垫层。形成覆盖介电层并且填充位于衬垫层上方的开口的剩余部分的下部主体层。将下部主体层的顶面和衬垫层的顶面凹进到介电层的顶面下面以部分地清除开口。形成覆盖介电层并且部分地填充开口的同质的上部主体层。对同质的上部主体层实施平坦化直到到达介电层。本发明实施例涉及一种集成电路及其形成方法。

公开(公告)号：CN105977376B

公开(公告)日：2019-07-19

申请号：CN201510831564.4

申请日：2015-11-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游文俊 ,  凃国基 ,  张至扬 ,  陈侠威 ,  杨晋杰 ,  石昇弘 ,  朱文定 ,  廖钰文

IPC: H01L43/12 ,  H01L43/08 ,  H01L27/22

CPC classification number: H01L43/08 ,  G11C11/16 ,  H01L27/228 ,  H01L43/12

Abstract: 本发明提供一种形成包括垂直MTJ(磁性隧道结)的磁阻式随机存取存储器(MRAM)器件的方法。该方法包括在底部电极层上方形成磁性隧道结(MTJ)。顶部电极层形成在MTJ的上表面的上方，并且硬掩模形成在顶部电极层的上表面的上方。执行第一蚀刻穿过未被硬掩模掩蔽的顶部电极层和MTJ的未被硬掩模掩蔽的区域，以形成顶部电极和蚀刻的MTJ。形成侧壁间隔件，侧壁间隔件从硬掩模或顶部电极的上表面、沿着顶部电极和蚀刻的MTJ的侧壁延伸，到达底部电极的上表面之下的位置处或与底部电极的上表面大致齐平的位置处。还提供生成的MRAM器件结构。本发明提供了用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结。

公开(公告)号：CN104518085B

公开(公告)日：2017-12-05

申请号：CN201310746001.6

申请日：2013-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张至扬 ,  朱文定 ,  涂国基 ,  廖鈺文 ,  陈侠威 ,  杨晋杰 ,  石昇弘 ,  游文俊

IPC: H01L45/00

CPC classification number: H01L45/124 ,  H01L27/2436 ,  H01L45/04 ,  H01L45/06 ,  H01L45/065 ,  H01L45/08 ,  H01L45/085 ,  H01L45/10 ,  H01L45/12 ,  H01L45/1206 ,  H01L45/1213 ,  H01L45/122 ,  H01L45/1226 ,  H01L45/1233 ,  H01L45/1246 ,  H01L45/1253 ,  H01L45/126 ,  H01L45/1266 ,  H01L45/1273 ,  H01L45/1286 ,  H01L45/1293 ,  H01L45/14 ,  H01L45/141 ,  H01L45/142 ,  H01L45/143 ,  H01L45/144 ,  H01L45/145 ,  H01L45/146 ,  H01L45/147 ,  H01L45/148 ,  H01L45/149 ,  H01L45/16 ,  H01L45/1608 ,  H01L45/1616 ,  H01L45/1625 ,  H01L45/1633 ,  H01L45/1641 ,  H01L45/165 ,  H01L45/1658 ,  H01L45/1666 ,  H01L45/1675 ,  H01L45/1683 ,  H01L45/1691

Abstract: 本发明涉及一种具有轴偏移或横向偏移的顶电极通孔（TEVA）和底电极通孔（BEVA）的电阻式随机存取存储器（RRAM）单元架构。具有同轴的TEVA和BEVA的传统RRAM单元能够引起高接触电阻变化率。本发明中的轴偏移的TEVA和BEVA促使TEVA远离RRAM单元上方的绝缘层，这样能够提高接触电阻变化率。本发明也涉及一种具有矩形RRAM单元的存储器件，该RRAM单元具有能够降低形成电压且提高数据保持的较大区域。本发明还公开了具有横向偏移的BEVA/TEVA的RRAM单元结构。

公开(公告)号：CN104659050B

公开(公告)日：2017-09-19

申请号：CN201410333765.7

申请日：2014-07-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈侠威 ,  朱文定 ,  涂国基 ,  张至扬 ,  杨晋杰 ,  廖钰文 ,  游文俊 ,  石昇弘

IPC: H01L27/24 ,  H01L45/00

CPC classification number: H01L45/1233 ,  H01L27/2436 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/08 ,  H01L45/085 ,  H01L45/12 ,  H01L45/122 ,  H01L45/124 ,  H01L45/1253 ,  H01L45/146 ,  H01L45/147 ,  H01L45/16 ,  H01L45/1666 ,  H01L45/1683

Abstract: 一种集成电路器件包括：形成在衬底上方的电阻式随机存取存储器(RRAM)单元。RRAM单元包括具有上表面的顶电极。阻挡层覆盖上表面的一部分。通孔延伸在电介质的基质内的顶电极之上。顶电极的上表面包括与阻挡层交界的区域和与通孔交界的区域。与通孔交界的上表面的区域环绕与阻挡层交界的上表面的区域。当以这种方式构建时，在加工期间，阻挡层用以保护RRAM单元不受蚀刻破坏，从而不干扰上面的通孔和顶电极之间的接触。本发明包括RRAM器件的顶电极阻挡层。

公开(公告)号：CN104518085A

公开(公告)日：2015-04-15

申请号：CN201310746001.6

申请日：2013-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张至扬 ,  朱文定 ,  涂国基 ,  廖鈺文 ,  陈侠威 ,  杨晋杰 ,  石昇弘 ,  游文俊

IPC: H01L45/00

CPC classification number: H01L45/124 ,  H01L27/2436 ,  H01L45/04 ,  H01L45/06 ,  H01L45/065 ,  H01L45/08 ,  H01L45/085 ,  H01L45/10 ,  H01L45/12 ,  H01L45/1206 ,  H01L45/1213 ,  H01L45/122 ,  H01L45/1226 ,  H01L45/1233 ,  H01L45/1246 ,  H01L45/1253 ,  H01L45/126 ,  H01L45/1266 ,  H01L45/1273 ,  H01L45/1286 ,  H01L45/1293 ,  H01L45/14 ,  H01L45/141 ,  H01L45/142 ,  H01L45/143 ,  H01L45/144 ,  H01L45/145 ,  H01L45/146 ,  H01L45/147 ,  H01L45/148 ,  H01L45/149 ,  H01L45/16 ,  H01L45/1608 ,  H01L45/1616 ,  H01L45/1625 ,  H01L45/1633 ,  H01L45/1641 ,  H01L45/165 ,  H01L45/1658 ,  H01L45/1666 ,  H01L45/1675 ,  H01L45/1683 ,  H01L45/1691

Abstract: 本发明涉及一种具有轴偏移或横向偏移的顶电极通孔（TEVA）和底电极通孔（BEVA）的电阻式随机存取存储器（RRAM）单元架构。具有同轴的TEVA和BEVA的传统RRAM单元能够引起高接触电阻变化率。本发明中的轴偏移的TEVA和BEVA促使TEVA远离RRAM单元上方的绝缘层，这样能够提高接触电阻变化率。本发明也涉及一种具有矩形RRAM单元的存储器件，该RRAM单元具有能够降低形成电压且提高数据保持的较大区域。本发明还公开了具有横向偏移的BEVA/TEVA的RRAM单元结构。

公开(公告)号：CN119403131A

公开(公告)日：2025-02-07

申请号：CN202411386073.9

申请日：2024-09-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 石昇弘 ,  涂国基 ,  陈宛桢 ,  陈姿妤 ,  朱文定

IPC: H10B63/00

Abstract: 一种存储器器件包括位于半导体衬底上的存取晶体管的二维阵列；嵌入介电材料层中并电连接到存取晶体管的电节点的金属互连结构；以及嵌入介电材料层中的电阻存储器结构的二维阵列。金属互连结构包括位于第一金属线层级并沿第一水平方向横向延伸的两个第一源极线；位于第二金属线层级并沿第一水平方向横向延伸的第二源极线；以及垂直连接结构，其包括多个互连通孔结构和至少一个线层级金属结构，并在两个第一源极线和第二源极线之间提供垂直电连接。本申请的实施例还公开了形成存储器器件的方法。

公开(公告)号：CN112310084B

公开(公告)日：2024-09-06

申请号：CN202010757982.4

申请日：2020-07-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈姿妤 ,  涂国基 ,  石昇弘 ,  朱文定 ,  张智翔 ,  张富宸

IPC: H10B53/10 ,  H10B53/30

Abstract: 在一些实施例中，涉及集成芯片及其形成方法。该集成芯片包括设置在衬底上方的下部介电结构内的多个下部互连层。下部绝缘结构位于下部介电结构上方，并且具有延伸穿过下部绝缘结构的侧壁。底部电极沿着下部绝缘结构的侧壁和上表面布置。下部绝缘结构的上表面延伸超过底部电极的最外侧壁。数据存储结构设置在底部电极上，并且配置为存储数据状态。顶部电极设置在数据存储结构上。底部电极的内部侧壁耦合至水平延伸表面以在底部电极的上表面内限定凹槽。水平延伸表面位于下部绝缘结构的上表面下方。