公开(公告)号：CN110838446A

公开(公告)日：2020-02-25

申请号：CN201910189397.6

申请日：2019-03-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张开泰 ,  李东颖 ,  雲惟胜 ,  王梓仲 ,  何嘉政 ,  林铭祥 ,  陈自强

IPC: H01L21/336

Abstract: 一种半导体装置的制造方法。在半导体装置的制造方法中，第一隔离绝缘层是形成在鳍片之间。虚设氧化层是形成在鳍片及第一隔离绝缘层上。多晶硅层是形成在鳍片上及在鳍片的边缘区域上，其中鳍片的边缘区域是在鳍片的纵向方向的一端上。侧壁间隙壁层是形成在多晶硅层上。鳍片的源极/漏极区域是被蚀刻。源极/漏极区域是未被侧壁间隙壁层所覆盖，借以形成源极/漏极空间。源极/漏极磊晶层是形成在源极/漏极空间内。层间介电层是形成在源极/漏极磊晶层上。多晶硅层是被蚀刻。间隙壁虚设栅极层是形成在多晶硅层上。

公开(公告)号：CN102623317B

公开(公告)日：2015-08-05

申请号：CN201210016594.6

申请日：2012-01-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 潘德人 ,  林育贤 ,  沈香谷 ,  范玮寒 ,  林昀靓 ,  黄益民 ,  王梓仲

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/423 ,  H01L29/78

CPC classification number: H01L29/7833 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823828 ,  H01L21/823864 ,  H01L21/823871 ,  H01L29/04 ,  H01L29/0649 ,  H01L29/165 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

Abstract: 本发明描述了一种包括外延区域的半导体器件，包括：半导体基板；在该基板上的栅极结构；外延区域，设置在该基板上并邻近栅极结构；隔离元件，与栅极结构邻接；以及层间电介质层，覆盖在隔离元件上。还提供一种方法，包括：提供基板并且在基板上形成与栅极结构邻接的第一隔离材料层。第二隔离材料层邻近形成，与栅极结构邻接并覆盖在第一隔离材料层上。然后，第一隔离材料层和第二隔离材料层被同时蚀刻，以分别形成第一和第二隔离层。外延区域形成(例如，生长)在基板上，基板包括与第一和第二隔离层中的每个接合的界面。第二隔离层可以被随后去除，并且保留在器件上的第一隔离层减小ILD间隔填充的纵横比。第一隔离层的典型合成物是SiCN。

公开(公告)号：CN102623317A

公开(公告)日：2012-08-01

申请号：CN201210016594.6

申请日：2012-01-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 潘德人 ,  林育贤 ,  沈香谷 ,  范玮寒 ,  林昀靓 ,  黄益民 ,  王梓仲

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/423 ,  H01L29/78

CPC classification number: H01L29/7833 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823828 ,  H01L21/823864 ,  H01L21/823871 ,  H01L29/04 ,  H01L29/0649 ,  H01L29/165 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

Abstract: 本发明描述了一种包括外延区域的半导体器件，包括：半导体基板；在该基板上的栅极结构；外延区域，设置在该基板上并邻近栅极结构；隔离元件，与栅极结构邻接；以及层间电介质层，覆盖在隔离元件上。还提供一种方法，包括：提供基板并且在基板上形成与栅极结构邻接的第一隔离材料层。第二隔离材料层邻近形成，与栅极结构邻接并覆盖在第一隔离材料层上。然后，第一隔离材料层和第二隔离材料层被同时蚀刻，以分别形成第一和第二隔离层。外延区域形成(例如，生长)在基板上，基板包括与第一和第二隔离层中的每个接合的界面。第二隔离层可以被随后去除，并且保留在器件上的第一隔离层减小ILD间隔填充的纵横比。第一隔离层的典型合成物是SiCN。

公开(公告)号：CN111081767B

公开(公告)日：2025-03-28

申请号：CN201910851852.4

申请日：2019-09-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 袁锋 ,  何嘉政 ,  王梓仲 ,  李东颖 ,  蔡劲 ,  林铭祥

IPC: H10D64/27 ,  H10D30/62 ,  H10D30/60 ,  H10D62/17 ,  B82Y40/00

Abstract: 多个所述的实施例提供具有负电容的晶体管、及其制造方法。晶体管包含具有铁电层的栅极结构。铁电层是通过形成厚铁电膜、退火铁电膜以具有所需相态、以及薄化铁电膜至铁电层的所需厚度而形成。此制程确保在不管铁电层厚度的情况下，铁电层将具有铁电性质。

公开(公告)号：CN115249703A

公开(公告)日：2022-10-28

申请号：CN202210626197.4

申请日：2022-06-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林士尧 ,  王梓仲 ,  林志翰 ,  古淑瑗 ,  张铭庆

IPC: H01L27/088 ,  H01L21/8234

Abstract: 半导体装置包括基板。半导体装置包括介电鳍状物，其形成于基板上并沿着第一方向延伸。半导体装置包括栅极隔离结构垂直地位于介电鳍状物上。半导体装置包括栅极结构沿着第二方向延伸，且第二方向垂直于第一方向。栅极结构包括隔有栅极隔离结构与介电鳍状物的第一部分与第二部分。栅极结构的第一部分具有第一鸟嘴轮廓，且栅极结构的第二部分具有第二鸟嘴轮廓。第一鸟嘴轮廓与第二鸟嘴轮廓指向彼此。

公开(公告)号：CN110875374A

公开(公告)日：2020-03-10

申请号：CN201910329043.7

申请日：2019-04-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王梓仲 ,  郑兆钦 ,  陈自强 ,  李东颖

IPC: H01L29/06 ,  H01L29/78

Abstract: 本揭露描述用于形成栅极全环绕FET元件中源极/漏极区域与纳米线通道区域之间的低电阻接合面的技术。一种半导体结构包括基板、垂直堆叠于基板之上的多个单独半导体纳米线条、邻接多个单独半导体纳米线条中的每一者且侧向接触多个单独半导体纳米线条中的每一者的半导体磊晶区域、至少部分地在多个单独半导体纳米线条之上的栅极结构以及侧向位于半导体磊晶区域与栅极结构之间的介电结构。

公开(公告)号：CN222840005U

公开(公告)日：2025-05-06

申请号：CN202421596178.2

申请日：2024-07-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林子敬 ,  洪志昌 ,  杨舜惠 ,  王梓仲 ,  吴昀铮

IPC: H10D84/85 ,  H10D84/03 ,  H10D62/10

Abstract: 本揭露提供一种半导体装置。半导体装置包含半导体基材；在半导体基材上的第一装置区域，其中第一装置区域包含第一金属栅极，且第一金属栅极在Y方向上延伸至第一金属栅极的第一末端；在半导体基材上并在X方向上与第一装置区域分开的第二装置区域，其中X方向垂直于Y方向；邻接第一装置区域及第二装置区域，且位于第一装置区域与第二装置区域之间的绝缘结构，其中绝缘结构在Y方向上延伸至绝缘结构的第一末端；以及在X方向上延伸的介电结构，其中介电结构邻接第一金属栅极的第一末端与绝缘结构的第一末端。