公开(公告)号：CN101656205B

公开(公告)日：2013-07-24

申请号：CN200910161763.3

申请日：2009-08-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  郑光茗 ,  叶炅翰 ,  吴明园 ,  梁孟松

IPC: H01L21/28 ,  H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/78 ,  H01L21/28114 ,  H01L29/42376 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66606 ,  H01L29/7833

Abstract: 本发明公开了一种利用后栅极工艺形成金属栅极的方法。沟槽形成在衬底上，修正沟槽的轮廓从而在沟槽的开口处提供第一宽度以及在沟槽的底部提供第二宽度。该轮廓可以通过包括锥形侧壁形成。金属栅极可以形成在具有修正轮廓的沟槽中。并且本发明还提供了一种包括栅极结构的半导体器件，该栅极结构的栅极顶部宽度大于栅极底部宽度。

公开(公告)号：CN101673740B

公开(公告)日：2011-08-17

申请号：CN200910151005.3

申请日：2009-07-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  郑光茗 ,  叶炅翰 ,  梁孟松 ,  李后儒 ,  吴明园 ,  李宗吉

IPC: H01L27/06 ,  H01L21/8248 ,  H01L21/28 ,  H01L21/71

CPC classification number: H01L21/8249 ,  H01L27/0623 ,  H01L27/0629 ,  H01L27/0635

Abstract: 本发明提供一种半导体元件及其制造方法，该半导体元件包括半导体基底具有第一区和第二区，晶体管形成于第一区内且具有金属栅极，隔绝结构形成第二区内，至少一结元件邻近第二区的隔绝结构设置，以及阻挡结构形成于第二区的隔绝结构之上。本发明可以有效地降低前段工艺的复杂度以及前段工艺的缺陷数。此外，可改善P沟道场效应晶体管的迁移率至增加27％。本发明包含研磨阻挡结构以避免或降低化学机械研磨工艺过度研磨的风险，以及避免或降低平面有源区受到损害。

公开(公告)号：CN101661936A

公开(公告)日：2010-03-03

申请号：CN200910170465.0

申请日：2009-08-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶炅翰 ,  吴明园 ,  郑光茗 ,  庄学理 ,  梁孟松

IPC: H01L27/088 ,  H01L27/092 ,  H01L23/528 ,  H01L21/8234 ,  H01L21/8238 ,  H01L21/768 ,  H01L21/28

CPC classification number: H01L29/66606 ,  H01L21/823814 ,  H01L21/823871

Abstract: 本发明提供一半导体装置及其制造方法，该装置包含一形成在基材上的晶体管，此晶体管具有一栅极堆叠，其包含形成在基材上的一金属栅极、一高介电常数介电质及一双重第一接触结构。该双重第一接触结构包括一第一接触元件、一位于该第一接触元件上的第二接触元件及一形成于该第二接触元件的侧壁及底部的金属阻挡层，该金属阻挡层连接该第一接触元件至该第二接触元件。本发明可轻易地与现有的化学机械研磨流程做整合并能进一步的应用于未来及先进的技术。此外，此方法及装置可帮助减少基材中图案密度较小的区域(与基材中其他区域或其他凹陷的区域相比)遭到侵蚀的风险。因此，形成此大致上平坦的平面可改善半导体装置的工艺。

公开(公告)号：CN101661933A

公开(公告)日：2010-03-03

申请号：CN200910163584.3

申请日：2009-08-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖素贞 ,  吴明园 ,  郑光茗 ,  庄学理 ,  叶炅翰 ,  张宏迪 ,  郭正诚 ,  吴建宏 ,  李宗吉

IPC: H01L27/04 ,  H01L29/78 ,  H01L29/423 ,  H01L21/822 ,  H01L21/28

CPC classification number: H01L21/823437 ,  H01L21/31053 ,  H01L21/3212 ,  H01L21/823828 ,  H01L27/08

Abstract: 一种半导体装置，包括：一半导体基底，具有一第一部分与一第二部分；多数个晶体管，形成于该基底的该第一部分中，每个该晶体管具有一栅极结构，该栅极结构具有一高介电常数介电及一金属栅极；一装置，形成于该基底的第二部分中，该装置通过一隔离区域隔离；以及一研磨停止物，形成于邻接该隔离区域，且具有一表面其实质上水平于该第一区域中的该晶体管的该栅极结构的一表面。所述的半导体装置不需要额外的制造工艺步骤，如光罩，不会增加目前制造工艺的复杂度。

公开(公告)号：CN113284803B

公开(公告)日：2024-08-30

申请号：CN202011441615.X

申请日：2020-12-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲纶 ,  郑孝信 ,  蔡济印 ,  蔡育霖 ,  黄歆杰 ,  吴明园 ,  郭俊铭 ,  黄明杰 ,  王育文 ,  许哲源

IPC: H01L21/336 ,  H01L21/02

Abstract: 一种方法包括：在衬底的顶部上形成掺杂区域；在衬底上方形成第一外延层；在第一外延层中形成凹槽，该凹槽与掺杂区域对准；在凹槽中执行表面清洁处理，表面清洁处理包括：氧化凹槽的表面以在凹槽中形成氧化物层；以及从凹槽的表面去除氧化物层；以及在凹槽中形成第二外延层。本发明的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN116884844A

公开(公告)日：2023-10-13

申请号：CN202310651578.2

申请日：2023-06-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴明园 ,  冯家馨 ,  焦闵 ,  林大文 ,  郑为元

IPC: H01L21/336 ,  H01L21/8234

Abstract: 提供半导体装置及其制造方法。在实施例中，方法包含提供工作件，工作件包含第一硬遮罩层位于基板的顶表面上，执行离子布植制程以形成掺杂区于基板中，在执行离子布植制程的步骤之后，在温度T1下对工作件进行退火。方法亦包含选择性地移除第一硬遮罩层，在选择性地移除第一硬遮罩层的步骤之后，在温度T2下执行预烘烤制程，以及在执行预烘烤制程的步骤之后，外延地成长多个通道层与多个牺牲层交替的垂直堆叠于基板上，其中温度T2小于温度T1。

公开(公告)号：CN101582390B

公开(公告)日：2016-05-04

申请号：CN200910133199.4

申请日：2009-04-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴明园 ,  郑光茗 ,  叶炅翰 ,  庄学理 ,  梁孟松

IPC: H01L21/762 ,  H01L21/31 ,  H01L21/3105 ,  H01L21/768

CPC classification number: H01L21/76883 ,  H01L21/76229

Abstract: 本发明提供一种集成电路结构的形成方法，该方法包括下列步骤：提供一半导体基底；形成多个图案化元件于半导体基底上，其中图案化元件之间具有沟槽；以第一填沟材料填入该沟槽，其中第一填沟材料具有第一上表面，其高于图案化元件的上表面；进行第一平坦化以降低第一填沟材料的第一上表面，直到露出图案化元件的上表面；沉积第二填沟材料，其中第二填沟材料具有第二上表面，其高于图案化元件的上表面；以及，进行第二平坦化以降低第二填沟材料的第二上表面，直到露出图案化元件的上表面。本发明的方法可明显降低，甚至完全消除碟化效应与空洞。

公开(公告)号：CN101673740A

公开(公告)日：2010-03-17

申请号：CN200910151005.3

申请日：2009-07-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  郑光茗 ,  叶炅翰 ,  梁孟松 ,  李后儒 ,  吴明园 ,  李宗吉

IPC: H01L27/06 ,  H01L21/8248 ,  H01L21/28 ,  H01L21/71

CPC classification number: H01L21/8249 ,  H01L27/0623 ,  H01L27/0629 ,  H01L27/0635

Abstract: 本发明提供一种半导体元件及其制造方法，该半导体元件包括半导体基底具有第一区和第二区，晶体管形成于第一区内且具有金属栅极，隔绝结构形成第二区内，至少一结元件邻近第二区的隔绝结构设置，以及阻挡结构形成于第二区的隔绝结构之上。本发明可以有效地降低前段工艺的复杂度以及前段工艺的缺陷数。此外，可改善P沟道场效应晶体管的迁移率至增加27％。本发明包含研磨阻挡结构以避免或降低化学机械研磨工艺过度研磨的风险，以及避免或降低平面有源区受到损害。

公开(公告)号：CN101656205A

公开(公告)日：2010-02-24

申请号：CN200910161763.3

申请日：2009-08-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  郑光茗 ,  叶炅翰 ,  吴明园 ,  梁孟松

IPC: H01L21/28 ,  H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/78 ,  H01L21/28114 ,  H01L29/42376 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66606 ,  H01L29/7833

Abstract: 本发明公开了一种利用后栅极工艺形成金属栅极的方法。沟槽形成在衬底上，修正沟槽的轮廓从而在沟槽的开口处提供第一宽度以及在沟槽的底部提供第二宽度。该轮廓可以通过包括锥形侧壁形成。金属栅极可以形成在具有修正轮廓的沟槽中。并且本发明还提供了一种包括栅极结构的半导体器件，该栅极结构的栅极顶部宽度大于栅极底部宽度。

公开(公告)号：CN101635277A

公开(公告)日：2010-01-27

申请号：CN200910000110.7

申请日：2009-01-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴明园 ,  莫亦先 ,  彭治棠 ,  叶炅翰 ,  郑光茗 ,  庄学理 ,  梁孟松

IPC: H01L21/8238 ,  H01L21/31 ,  H01L21/3105

CPC classification number: H01L21/823481 ,  H01L21/823468 ,  H01L21/823475 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/7833 ,  H01L29/7843

Abstract: 本发明是有关于一种为了无空隙的间隙填充制程的间隙壁外型塑造工程，一种形成半导体元件的方法，其步骤为提供半导体基板；在半导体基板上形成栅极堆叠；紧邻栅极堆叠侧边形成栅极间隙壁；薄化栅极间隙壁；与在薄化栅极间隙壁步骤之后，在栅极间隙壁侧边形成次要栅极间隙壁。