公开(公告)号：CN115020341A

公开(公告)日：2022-09-06

申请号：CN202210087395.8

申请日：2022-01-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲纶 ,  苏品全 ,  黄歆杰 ,  吴明园 ,  林子凯 ,  王育文 ,  许哲源

IPC: H01L21/8234

Abstract: 一种半导体装置的形成方法，包括；形成第一外延层于基板上方，以形成晶圆；沉积介电层于第一外延层上方；图案化介电层以形成开口；通过开口蚀刻第一外延层，以形成凹槽；形成第二外延层于凹槽中；蚀刻介电层，以露出第一外延层的顶表面；及平坦化第一外延层的露出的顶表面及第二外延层的顶表面。

公开(公告)号：CN113284803B

公开(公告)日：2024-08-30

申请号：CN202011441615.X

申请日：2020-12-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲纶 ,  郑孝信 ,  蔡济印 ,  蔡育霖 ,  黄歆杰 ,  吴明园 ,  郭俊铭 ,  黄明杰 ,  王育文 ,  许哲源

IPC: H01L21/336 ,  H01L21/02

Abstract: 一种方法包括：在衬底的顶部上形成掺杂区域；在衬底上方形成第一外延层；在第一外延层中形成凹槽，该凹槽与掺杂区域对准；在凹槽中执行表面清洁处理，表面清洁处理包括：氧化凹槽的表面以在凹槽中形成氧化物层；以及从凹槽的表面去除氧化物层；以及在凹槽中形成第二外延层。本发明的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN114038801A

公开(公告)日：2022-02-11

申请号：CN202110782739.2

申请日：2021-07-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 傅世豪 ,  周鸿儒 ,  张哲纶 ,  郭俊铭 ,  彭远清 ,  林颂恩 ,  郑农哲 ,  王俊尧

IPC: H01L21/8234

Abstract: 本发明提供半导体装置的形成方法。本发明的方法包括接收含有半导体层的堆叠的工件；沉积第一垫氧化物层于堆叠的含锗顶层上；沉积第二垫氧化物层于第一垫氧化物层上；沉积垫氮化物层于第二垫氧化物层上；以及采用第一垫氧化物层、第二垫氧化物层、与垫氮化物层作为硬遮罩层，以图案化堆叠。沉积第一垫氧化物层的步骤采用第一氧等离子体功率，沉积第二垫氧化物层的步骤采用第二氧等离子体功率，且第二氧等离子体功率大于第一氧等离子体功率。

公开(公告)号：CN113363205A

公开(公告)日：2021-09-07

申请号：CN202110221056.X

申请日：2021-02-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲纶 ,  李威养 ,  林家彬 ,  彭远清

IPC: H01L21/768

Abstract: 公开了包括具有增大的背面部分的背面通孔的半导体器件及其形成方法。在实施例中，一种器件包括：第一晶体管结构，在第一器件层中；正面互连结构，在第一器件层的正面上；第一介电层，在第一器件层的背面上；第一接触件，穿过第一介电层延伸到第一晶体管结构的源极/漏极区；以及背面互连结构，在第一介电层和第一接触件的背面上，第一接触件包括具有第一锥形侧壁的第一部分和具有第二锥形侧壁的第二部分，第一锥形侧壁的宽度在朝着第二锥形侧壁的方向上变窄，并且第二锥形侧壁的宽度在朝向背面互连结构的方向上变宽。本申请的实施例提供了半导体器件及其形成方法。

公开(公告)号：CN113284803A

公开(公告)日：2021-08-20

申请号：CN202011441615.X

申请日：2020-12-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲纶 ,  郑孝信 ,  蔡济印 ,  蔡育霖 ,  黄歆杰 ,  吴明园 ,  郭俊铭 ,  黄明杰 ,  王育文 ,  许哲源

IPC: H01L21/336 ,  H01L21/02

Abstract: 一种方法包括：在衬底的顶部上形成掺杂区域；在衬底上方形成第一外延层；在第一外延层中形成凹槽，该凹槽与掺杂区域对准；在凹槽中执行表面清洁处理，表面清洁处理包括：氧化凹槽的表面以在凹槽中形成氧化物层；以及从凹槽的表面去除氧化物层；以及在凹槽中形成第二外延层。本发明的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN110828369A

公开(公告)日：2020-02-21

申请号：CN201811185781.0

申请日：2018-10-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何宜臻 ,  周友华 ,  廖彦豪 ,  张哲纶 ,  吴振诚

IPC: H01L21/768

Abstract: 一种制造介电层的方法包括在基材上方形成第一介电膜。在第一介电膜上方沉积第一成孔剂。在第一介电膜以及第一成孔剂上形成第二介电膜。第二介电膜与第一介电膜以及第一成孔剂接触。移除第一成孔剂。

公开(公告)号：CN113363205B

公开(公告)日：2025-02-07

申请号：CN202110221056.X

申请日：2021-02-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲纶 ,  李威养 ,  林家彬 ,  彭远清

IPC: H01L21/768

Abstract: 公开了包括具有增大的背面部分的背面通孔的半导体器件及其形成方法。在实施例中，一种器件包括：第一晶体管结构，在第一器件层中；正面互连结构，在第一器件层的正面上；第一介电层，在第一器件层的背面上；第一接触件，穿过第一介电层延伸到第一晶体管结构的源极/漏极区；以及背面互连结构，在第一介电层和第一接触件的背面上，第一接触件包括具有第一锥形侧壁的第一部分和具有第二锥形侧壁的第二部分，第一锥形侧壁的宽度在朝着第二锥形侧壁的方向上变窄，并且第二锥形侧壁的宽度在朝向背面互连结构的方向上变宽。本申请的实施例提供了半导体器件及其形成方法。

公开(公告)号：CN116682730A

公开(公告)日：2023-09-01

申请号：CN202310306056.9

申请日：2023-03-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲纶 ,  李威养 ,  林家彬

IPC: H01L21/336 ,  H01L29/78

Abstract: 提供了多栅极晶体管结构及其形成方法。根据本发明的形成半导体结构的方法包括在衬底上方形成鳍状结构并包括由牺牲层交错的沟道层，使鳍状结构凹进以形成源极/漏极凹槽，使牺牲层的侧壁凹进以形成内部间隔件凹槽，在衬底和内部间隔件凹槽上方沉积介电层，在介电层上方沉积聚合物层，回蚀刻聚合物层和介电层以在内部间隔件凹槽中形成北部间隔件部件并且在衬底的部分上方形成内部间隔件层，以及从多个沟道层的侧壁外延沉积多于一个外延层，以在源极/漏极凹槽中形成源极/漏极部件。源极/漏极部件和内部间隔件层限定间隙。本发明实施例还提供了半导体结构。

公开(公告)号：CN114975271A

公开(公告)日：2022-08-30

申请号：CN202210322523.2

申请日：2022-03-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲纶 ,  郭俊铭 ,  蔡济印 ,  彭远清

IPC: H01L21/8234

Abstract: 一种集成电路装置的形成方法，包括：形成第一层于基板上；形成第二层于第一层上；以及形成第三层于第二层上，第一层与第三层各自具有第一半导体元素；第二层具有第二半导体元素，且第一半导体元素与第二半导体元素不同。第二层的一第一区具有第一浓度的第二半导体元素，且第二层的第二区具有第二浓度的第二半导体元素。形成源极/漏极沟槽于堆叠的一区域中，以露出层状物的侧壁表面。自露出的侧壁表面移除第二层的第一部分，以形成间隙于第一层与第三层之间。形成间隔物于间隙中。形成源极/漏极结构于源极/漏极沟槽之中以及间隔物的侧壁之上。

公开(公告)号：CN113224055A

公开(公告)日：2021-08-06

申请号：CN202110449240.X

申请日：2021-04-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲纶 ,  李威养 ,  林家彬 ,  彭远清

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

Abstract: 集成电路(IC)结构包括栅极结构、源极外延结构、漏极外延结构、前侧互连结构、背侧介电层和背侧通孔。源极外延结构和漏极外延结构分别位于栅极结构的相对侧上。前侧互连结构位于源极外延结构的前侧和漏极外延结构的前侧上。背侧介电层位于源极外延结构的背侧和漏极外延结构的背侧上，并且背侧介电层中具有气隙。背侧通孔穿过背侧介电层延伸至源极外延结构和漏极外延结构中的第一个。本申请的实施例还涉及形成半导体器件的方法。