-
公开(公告)号：CN113013102A
公开(公告)日：2021-06-22
申请号：CN202010935547.6
申请日：2020-09-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 一种集成电路晶粒及其制造方法，集成电路晶粒包括FinFET晶体管。FinFET晶体管包括在通道区域下方的防冲穿区域。在形成源极区域及漏极区域的过程中，从防冲穿区域移除不需要的掺杂剂。当形成源极及漏极凹座时，在凹座中沉积介电材料层。接着执行退火制程。在退火制程中，不需要的掺杂剂从防冲穿区域扩散至介电材料层内。接着，移除介电材料层。然后，通过在凹座中沉积半导体材料来形成源极区域及漏极区域。
-
公开(公告)号：CN117832188A
公开(公告)日：2024-04-05
申请号：CN202311705064.7
申请日：2023-12-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488 , H01L21/60
Abstract: 方法包括：在衬底上方形成导电焊盘；在导电焊盘上形成多层钝化结构；图案化多层钝化结构的顶部部分以形成第一开口；在多层钝化结构的图案化顶部部分的侧壁表面上形成掩模膜；在形成掩模膜之后，实施第一蚀刻工艺以去除多层钝化结构的位于第一开口正下方的部分，以形成第二开口；在实施第一蚀刻工艺之后，选择性去除掩模膜；实施第二蚀刻工艺以去除多层钝化结构的位于第二开口正下方的部分；从而形成暴露导电焊盘的第三开口；以及在第三开口中形成接合结构，其中，第二蚀刻工艺的蚀刻剂与第一蚀刻工艺的蚀刻剂不同。本申请的实施例还涉及半导体结构及其形成方法。
-
公开(公告)号：CN114927475A
公开(公告)日：2022-08-19
申请号：CN202110887365.0
申请日：2021-08-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本揭露提出一种半导体装置及其形成的方法，半导体装置形成的方法包括在基板上方形成多个半导体鳍片，这些半导体鳍片包含第一鳍片、第二鳍片、第三鳍片及第四鳍片。在这些个半导体鳍片上方形成第一介电层，第一介电层填充第一鳍片与第二鳍片之间的第一沟槽的整体。在第一介电层上方形成第二介电层，第二介电层填充第二鳍片与第三鳍片之间的第二沟槽的整体。第二介电层的形成包含形成氮氧化物层、形成氧化层以及在第二介电层上方形成第三介电层。第三介电层填充第三鳍片与第四鳍片之间的第三沟槽的整体。
-
公开(公告)号：CN116428306A
公开(公告)日：2023-07-14
申请号：CN202310227794.4
申请日：2023-03-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体制造方法及设备，半导体制造方法包括：测量半导体制造设备中的振动等级；决定半导体制造设备中以大于一预设振动等级的等级振动的一或多个区块；以及通过将一或多个重块耦接至一或多个区块中半导体制造设备的一外表面，减少一或多个区块的振动等级，以在预设振动等级或以内。
-
公开(公告)号：CN113380694A
公开(公告)日：2021-09-10
申请号：CN202110219970.0
申请日：2021-02-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本发明提供了用于减少电迁移的结构和方法。根据本发明的互连结构包括嵌入在介电层中的导电部件、设置在导电部件和介电层上方的覆盖阻挡层以及夹在覆盖阻挡层和介电层之间的粘合层。该粘合层具有约40％和约70％之间的结晶度。本申请的实施例还涉及互连结构、半导体结构及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN113013102B
公开(公告)日：2025-04-01
申请号：CN202010935547.6
申请日：2020-09-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种集成电路晶粒及其制造方法，集成电路晶粒包括FinFET晶体管。FinFET晶体管包括在通道区域下方的防冲穿区域。在形成源极区域及漏极区域的过程中，从防冲穿区域移除不需要的掺杂剂。当形成源极及漏极凹座时，在凹座中沉积介电材料层。接着执行退火制程。在退火制程中，不需要的掺杂剂从防冲穿区域扩散至介电材料层内。接着，移除介电材料层。然后，通过在凹座中沉积半导体材料来形成源极区域及漏极区域。
-
公开(公告)号：CN113314522A
公开(公告)日：2021-08-27
申请号：CN202011329011.6
申请日：2020-11-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 一种半导体装置及其制造方法，包括鳍式场效晶体管的半导体装置包括：第一栅极结构其在第一方向上延伸；第二栅极结构其在第一方向上延伸并且在第一方向上与第一栅极结构对准；第三栅极结构其在第一方向上延伸并且在与第一方向交叉的第二方向上与第一栅极结构平行地排列；第四栅极结构其在第一方向上延伸且与第三栅极结构对准并且与第二栅极结构平行排列；层间介电层其设置在介于第一至第四栅极电极之间；以及分隔壁其由不同于层间介电层的材料制成并且设置在介于第一和第三栅极结构与第二和第四栅结构之间。
-
公开(公告)号：CN118919502A
公开(公告)日：2024-11-08
申请号：CN202410900654.3
申请日：2024-07-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/373 , H01L23/31 , H01L21/56
Abstract: 本公开实施例提供了具有改进的热导率和翘曲控制的伪管芯。伪管芯包括形成在半导体衬底上方的调整层。调整层具有在约30W/mK和约100W/mK之间范围内的热导率。调整层可以包括氮化硅或碳化硅。本申请的实施例还涉及半导体封装件及其形成方法和形成伪管芯的方法。
-
公开(公告)号：CN116682742A
公开(公告)日：2023-09-01
申请号：CN202310395097.X
申请日：2023-04-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/56 , H01L23/31 , H01L23/48 , H01L23/485
Abstract: 本公开涉及一种用于制造集成芯片上系统(SoIC)封装件的方法。特别地，在半导体管芯之间沉积介电填充材料之前，在半导体管芯的侧壁上沉积胶层。胶层可以是含氮层，诸如氮化硅、碳氮化硅和氮氧化硅。介电填充材料可以是由TEOS或mDEOS形成的氧化硅。胶层增加了介电填充材料和半导体管芯之间的粘附力。根据本申请的实施例，还提供了用于制造封装件的方法以及半导体封装件。
-
公开(公告)号：CN115274658A
公开(公告)日：2022-11-01
申请号：CN202210148834.1
申请日：2022-02-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L29/78 , H01L21/8238 , H01L21/336
Abstract: 在实施例中，器件包括：隔离区域，位于衬底上；第一半导体鳍，突出至隔离区域之上；第二半导体鳍，突出至隔离区域之上；以及介电鳍，位于第一半导体鳍和第二半导体鳍之间，介电鳍突出至隔离区域之上，介电鳍包括：第一层，包括具有第一碳浓度的第一介电材料；以及第二层，位于第一层上，第二层包括具有第二碳浓度的第二介电材料，第二碳浓度大于第一碳浓度。本申请的实施例还涉及半导体器件及其形成方法。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.022 seconds)
