公开(公告)号：CN115020341A

公开(公告)日：2022-09-06

申请号：CN202210087395.8

申请日：2022-01-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲纶 ,  苏品全 ,  黄歆杰 ,  吴明园 ,  林子凯 ,  王育文 ,  许哲源

IPC: H01L21/8234

Abstract: 一种半导体装置的形成方法，包括；形成第一外延层于基板上方，以形成晶圆；沉积介电层于第一外延层上方；图案化介电层以形成开口；通过开口蚀刻第一外延层，以形成凹槽；形成第二外延层于凹槽中；蚀刻介电层，以露出第一外延层的顶表面；及平坦化第一外延层的露出的顶表面及第二外延层的顶表面。

公开(公告)号：CN113284803A

公开(公告)日：2021-08-20

申请号：CN202011441615.X

申请日：2020-12-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲纶 ,  郑孝信 ,  蔡济印 ,  蔡育霖 ,  黄歆杰 ,  吴明园 ,  郭俊铭 ,  黄明杰 ,  王育文 ,  许哲源

IPC: H01L21/336 ,  H01L21/02

Abstract: 一种方法包括：在衬底的顶部上形成掺杂区域；在衬底上方形成第一外延层；在第一外延层中形成凹槽，该凹槽与掺杂区域对准；在凹槽中执行表面清洁处理，表面清洁处理包括：氧化凹槽的表面以在凹槽中形成氧化物层；以及从凹槽的表面去除氧化物层；以及在凹槽中形成第二外延层。本发明的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN113284803B

公开(公告)日：2024-08-30

申请号：CN202011441615.X

申请日：2020-12-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲纶 ,  郑孝信 ,  蔡济印 ,  蔡育霖 ,  黄歆杰 ,  吴明园 ,  郭俊铭 ,  黄明杰 ,  王育文 ,  许哲源

IPC: H01L21/336 ,  H01L21/02

Abstract: 一种方法包括：在衬底的顶部上形成掺杂区域；在衬底上方形成第一外延层；在第一外延层中形成凹槽，该凹槽与掺杂区域对准；在凹槽中执行表面清洁处理，表面清洁处理包括：氧化凹槽的表面以在凹槽中形成氧化物层；以及从凹槽的表面去除氧化物层；以及在凹槽中形成第二外延层。本发明的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN114975589A

公开(公告)日：2022-08-30

申请号：CN202210314560.9

申请日：2022-03-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄歆杰 ,  赵家峥 ,  王育文

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本公开提供一种半导体装置。半导体装置包括第一通道结构，沿第一横向方向延伸；第二通道结构，沿第一横向方向延伸；其中第二通道结构与第一通道结构间隔开。半导体装置还包括：高介电常数介电结构，沿第一横向方向延伸并设置在第一通道结构及第二通道结构之间。高介电常数介电结构具有底表面，此底表面包括最底部的部分以及从最底部的部分提高的至少一个第一平台部。

公开(公告)号：CN114864497A

公开(公告)日：2022-08-05

申请号：CN202210198944.9

申请日：2022-03-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赵家峥 ,  黄歆杰 ,  王育文

IPC: H01L21/8234

Abstract: 本公开描述的多个实施例提供了一种半导体装置的形成方法。此方法包含形成纳米结构，其具有第一材料的第一组膜层以及与第一组膜层交替的具有第二材料的第二组膜层。此方法更包含沉积硬遮罩于第一组膜层的顶层上，硬遮罩包含位于第一组膜层的顶层上的第一硬遮罩层以及位于第一硬遮罩层上的第二硬遮罩层。此方法同样包含沉积披覆结构的多个元件于纳米结构以及硬遮罩的多个侧壁上。此方法更包含移除披覆结构的顶部。此方法更包含在移除披覆结构的顶部之后，移除第二硬遮罩层。