-
公开(公告)号：CN113284803B
公开(公告)日：2024-08-30
申请号：CN202011441615.X
申请日：2020-12-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/02
Abstract: 一种方法包括：在衬底的顶部上形成掺杂区域；在衬底上方形成第一外延层；在第一外延层中形成凹槽，该凹槽与掺杂区域对准；在凹槽中执行表面清洁处理，表面清洁处理包括：氧化凹槽的表面以在凹槽中形成氧化物层；以及从凹槽的表面去除氧化物层；以及在凹槽中形成第二外延层。本发明的实施例还涉及形成半导体器件的方法。
-
公开(公告)号：CN113284895A
公开(公告)日：2021-08-20
申请号：CN202110168271.8
申请日：2021-02-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明的实施例提供了半导体器件及其制造方法。在实施例中，半导体器件包括沿着第一方向延伸的第一鳍、平行于第一鳍延伸的第二鳍以及位于第一鳍和第二鳍上方并且包裹第一鳍和第二鳍的栅极结构，该栅极结构沿着垂直于第一方向的第二方向延伸。第一鳍沿着第二方向远离第二鳍弯曲，并且第二鳍沿着第二方向远离第一鳍弯曲。
-
公开(公告)号：CN113284893A
公开(公告)日：2021-08-20
申请号：CN202110087771.9
申请日：2021-01-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 根据一些实施例，一种半导体装置包括半导体衬底、至少一个半导体鳍及栅极堆叠。半导体鳍设置在半导体衬底上。半导体鳍包括第一部分、第二部分及位于第一部分与第二部分之间的第一颈部部分。第一部分的宽度随着第一部分变得更靠近第一颈部部分而减小，且第二部分的宽度随着第二部分变得更靠近半导体衬底的底表面而增大。栅极堆叠部分地覆盖半导体鳍。
-
公开(公告)号：CN114864697A
公开(公告)日：2022-08-05
申请号：CN202210619185.9
申请日：2017-09-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/66 , H01L21/336
Abstract: 一种制造鳍式场效晶体管的方法及半导体装置。制造鳍式场效晶体管的方法包含在基板上形成鳍式结构，形成包覆鳍式结构的虚设栅极结构，在形成该虚设栅极结构之后，在鳍式结构上方沉积层间介电(ILD)层，移除虚设栅极结构以暴露鳍式结构的一部分，当量测的鳍式结构的宽度超过预定阈值宽度值时，对经暴露的鳍式结构的该部分执行蚀刻制程，以减小鳍式结构的该部分的宽度。
-
公开(公告)号：CN113284803A
公开(公告)日：2021-08-20
申请号：CN202011441615.X
申请日：2020-12-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/02
Abstract: 一种方法包括：在衬底的顶部上形成掺杂区域；在衬底上方形成第一外延层；在第一外延层中形成凹槽，该凹槽与掺杂区域对准；在凹槽中执行表面清洁处理，表面清洁处理包括：氧化凹槽的表面以在凹槽中形成氧化物层；以及从凹槽的表面去除氧化物层；以及在凹槽中形成第二外延层。本发明的实施例还涉及形成半导体器件的方法。
-
Patent Agency Ranking
公开(公告)号：CN112201627A
公开(公告)日：2021-01-08
申请号：CN202011008140.5
申请日：2015-05-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L21/02 , H01L21/265 , H01L21/306 , H01L21/3065 , H01L27/092 , H01L29/06 , H01L29/08 , H01L29/165 , H01L29/66 , H01L29/78 , H01L21/308
Abstract: 本发明公开了FinFET接触结构及其形成方法。一种器件包括：衬底，包括通过隔离区域分离的第一部分和第二部分；第一栅极结构，位于第一部分上方；第一漏极/源极区域和第二漏极/源极区域，位于第一部分中并位于第一栅极结构的相对侧，其中，第一漏极/源极区域和第二漏极/源极区域具有凹面；第二栅极结构，位于第二部分上；以及第三漏极/源极区域和第四漏极/源极区域，位于第二部分中且位于第二栅极结构的相对侧，其中，第三漏极/源极区域和第四漏极/源极区域具有凹面。
-
公开(公告)号：CN115020341A
公开(公告)日：2022-09-06
申请号：CN202210087395.8
申请日：2022-01-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 一种半导体装置的形成方法，包括；形成第一外延层于基板上方，以形成晶圆；沉积介电层于第一外延层上方；图案化介电层以形成开口；通过开口蚀刻第一外延层，以形成凹槽；形成第二外延层于凹槽中；蚀刻介电层，以露出第一外延层的顶表面；及平坦化第一外延层的露出的顶表面及第二外延层的顶表面。
-
公开(公告)号：CN113284943A
公开(公告)日：2021-08-20
申请号：CN202110190252.5
申请日：2021-02-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/10 , H01L29/08 , H01L29/423 , H01L27/088 , H01L21/8234 , H01L21/28
Abstract: 半导体结构包括：SiGe鳍，从衬底突出，其中，SiGe鳍包括具有第一侧壁和第二侧壁的顶部以及具有第三侧壁和第四侧壁的底部，并且其中，将第一侧壁连接至第三侧壁的第一过渡区域和将第二侧壁连接至第四侧壁的第二过渡区域的每个具有分别远离第一侧壁和第二侧壁延伸的锥形轮廓；以及含Si层，设置在SiGe鳍的顶部上，其中，含Si层的位于第一过渡区域上的部分远离第一侧壁延伸第一横向距离，并且含Si层的位于第二过渡区域上的部分远离第二侧壁延伸与第一横向距离不同的第二横向距离。本申请的实施例还涉及半导体结构及其形成方法。
-
公开(公告)号：CN113257817A
公开(公告)日：2021-08-13
申请号：CN202110074774.9
申请日：2021-01-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明描述的实施例是针对一种用于在鳍隔离区的形成期间减少鳍氧化的方法。该方法包括提供具有在半导体衬底的顶部上形成有n‑掺杂区和p‑掺杂区的半导体衬底；以及在p‑掺杂区上外延生长第一层；在n‑掺杂区域上外延生长不同于第一层的第二层；在第一层和第二层的顶表面上外延生长第三层，其中，第三层比第一层和第二层薄。该方法还包括蚀刻第一层，第二层和第三层，以在半导体衬底上形成鳍结构和在鳍结构之间形成隔离区。本申请的实施例提供了半导体结构及其形成方法。
-
公开(公告)号：CN108807536A
公开(公告)日：2018-11-13
申请号：CN201710827374.4
申请日：2017-09-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/66 , H01L21/336
CPC classification number: H01L29/66795 , H01L22/12 , H01L22/20 , H01L29/66545 , H01L29/7848 , H01L29/7851 , H01L22/26 , H01L29/0657 , H01L29/7854
Abstract: 一种制造鳍式场效晶体管的方法及半导体装置。制造鳍式场效晶体管的方法包含在基板上形成鳍式结构，形成包覆鳍式结构的虚设栅极结构，在鳍式结构上方沉积层间介电(ILD)层，移除虚设栅极结构以暴露鳍式结构的一部分，及对鳍式结构的此部分执行蚀刻制程以减小鳍式结构的此部分的宽度。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.027 seconds)
