公开(公告)号：CN113284895A

公开(公告)日：2021-08-20

申请号：CN202110168271.8

申请日：2021-02-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭俊铭 ,  高珮玲 ,  廖晨瑄 ,  周鸿儒 ,  张志仲 ,  许哲源

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本发明的实施例提供了半导体器件及其制造方法。在实施例中，半导体器件包括沿着第一方向延伸的第一鳍、平行于第一鳍延伸的第二鳍以及位于第一鳍和第二鳍上方并且包裹第一鳍和第二鳍的栅极结构，该栅极结构沿着垂直于第一方向的第二方向延伸。第一鳍沿着第二方向远离第二鳍弯曲，并且第二鳍沿着第二方向远离第一鳍弯曲。

公开(公告)号：CN113257817A

公开(公告)日：2021-08-13

申请号：CN202110074774.9

申请日：2021-01-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周鸿儒 ,  张志仲 ,  郭俊铭 ,  许哲源 ,  高珮玲 ,  廖晨瑄

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本发明描述的实施例是针对一种用于在鳍隔离区的形成期间减少鳍氧化的方法。该方法包括提供具有在半导体衬底的顶部上形成有n‑掺杂区和p‑掺杂区的半导体衬底；以及在p‑掺杂区上外延生长第一层；在n‑掺杂区域上外延生长不同于第一层的第二层；在第一层和第二层的顶表面上外延生长第三层，其中，第三层比第一层和第二层薄。该方法还包括蚀刻第一层，第二层和第三层，以在半导体衬底上形成鳍结构和在鳍结构之间形成隔离区。本申请的实施例提供了半导体结构及其形成方法。

公开(公告)号：CN113284943B

公开(公告)日：2024-12-24

申请号：CN202110190252.5

申请日：2021-02-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕侑珊 ,  周鸿儒 ,  高珮玲 ,  廖晨瑄 ,  张志仲 ,  郭俊铭 ,  许哲源

IPC: H01L29/10 ,  H01L29/08 ,  H01L29/423 ,  H01L27/088 ,  H01L21/8234 ,  H01L21/28

Abstract: 半导体结构包括：SiGe鳍，从衬底突出，其中，SiGe鳍包括具有第一侧壁和第二侧壁的顶部以及具有第三侧壁和第四侧壁的底部，并且其中，将第一侧壁连接至第三侧壁的第一过渡区域和将第二侧壁连接至第四侧壁的第二过渡区域的每个具有分别远离第一侧壁和第二侧壁延伸的锥形轮廓；以及含Si层，设置在SiGe鳍的顶部上，其中，含Si层的位于第一过渡区域上的部分远离第一侧壁延伸第一横向距离，并且含Si层的位于第二过渡区域上的部分远离第二侧壁延伸与第一横向距离不同的第二横向距离。本申请的实施例还涉及半导体结构及其形成方法。

公开(公告)号：CN113284895B

公开(公告)日：2024-11-29

申请号：CN202110168271.8

申请日：2021-02-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭俊铭 ,  高珮玲 ,  廖晨瑄 ,  周鸿儒 ,  张志仲 ,  许哲源

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本发明的实施例提供了半导体器件及其制造方法。在实施例中，半导体器件包括沿着第一方向延伸的第一鳍、平行于第一鳍延伸的第二鳍以及位于第一鳍和第二鳍上方并且包裹第一鳍和第二鳍的栅极结构，该栅极结构沿着垂直于第一方向的第二方向延伸。第一鳍沿着第二方向远离第二鳍弯曲，并且第二鳍沿着第二方向远离第一鳍弯曲。

公开(公告)号：CN115274559A

公开(公告)日：2022-11-01

申请号：CN202210791088.8

申请日：2022-07-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 高珮玲 ,  林宥霆 ,  张志仲 ,  郭俊铭 ,  彭远清

IPC: H01L21/8238 ,  H01L29/78

Abstract: 一种形成半导体器件的方法，包括提供具有第一区域和第二区域的半导体衬底，在半导体衬底之上外延生长半导体层，图案化半导体层以在第一区域中形成第一鳍和在第二区域中形成第二鳍，以及在第一鳍和第二鳍的侧壁上沉积介电材料层。该方法还包括执行退火工艺来将掺杂剂驱入到介电材料层中，从而使得第一区域中的介电材料层中的掺杂剂浓度高于第二区域中的介电材料层中的掺杂剂浓度，以及执行蚀刻工艺以使介电材料层凹进，从而暴露第一鳍和第二鳍的侧壁。第一区域中凹进的介电材料层的顶表面低于第二区域中凹进的介电材料层的顶表面。本发明的实施例还提供了半导体器件和制造多栅极器件的方法。

公开(公告)号：CN113284943A

公开(公告)日：2021-08-20

申请号：CN202110190252.5

申请日：2021-02-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕侑珊 ,  周鸿儒 ,  高珮玲 ,  廖晨瑄 ,  张志仲 ,  郭俊铭 ,  许哲源

IPC: H01L29/10 ,  H01L29/08 ,  H01L29/423 ,  H01L27/088 ,  H01L21/8234 ,  H01L21/28

Abstract: 半导体结构包括：SiGe鳍，从衬底突出，其中，SiGe鳍包括具有第一侧壁和第二侧壁的顶部以及具有第三侧壁和第四侧壁的底部，并且其中，将第一侧壁连接至第三侧壁的第一过渡区域和将第二侧壁连接至第四侧壁的第二过渡区域的每个具有分别远离第一侧壁和第二侧壁延伸的锥形轮廓；以及含Si层，设置在SiGe鳍的顶部上，其中，含Si层的位于第一过渡区域上的部分远离第一侧壁延伸第一横向距离，并且含Si层的位于第二过渡区域上的部分远离第二侧壁延伸与第一横向距离不同的第二横向距离。本申请的实施例还涉及半导体结构及其形成方法。