-
公开(公告)号：CN106252354B
公开(公告)日：2019-04-23
申请号：CN201510768063.6
申请日：2015-11-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11563 , H01L21/28 , H01L29/423
Abstract: 本公开涉及一种分离式栅极闪存单元。在一些实施中，分离式栅极闪存单元具有与半导体衬底通过栅极介电层分隔开的选择栅极。控制栅极布置在选择栅极的一侧上。电荷捕获层具有设置在选择栅极和控制栅极之间的垂直部分以及在控制栅极下方延伸的横向部分。第一控制栅极间隔件布置在电荷捕获层的横向部分上且沿着控制栅极的外侧壁连续延伸。第二控制栅极间隔件布置在电荷捕获层的横向部分上且沿着第一控制栅极间隔件的外侧壁延伸。第一和第二控制栅极间隔件的底表面与控制栅极的底表面大致共平面。本发明还提供了一种集成电路(IC)以及形成分离式栅极存储器件的方法。
-
公开(公告)号：CN106158873B
公开(公告)日：2019-04-12
申请号：CN201510162946.2
申请日：2015-04-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11524 , H01L21/28 , H01L21/336
Abstract: 本发明提供了一种嵌入式闪存器件。栅叠件包括布置在浮栅上方的控制栅极。擦除栅极布置为与栅叠件的第一侧相邻。字线布置为与第一侧相对的栅叠件的第二侧相邻。字线包括相较于字线的顶面显示出降低的高度且位于字线中与栅叠件相对的一侧上的字线横档。多晶硅逻辑栅极的顶面基本与字线横档齐平。ILD层布置在栅叠件、擦除栅极、多晶硅逻辑栅极和字线上方。接触件延伸穿过ILD层。本发明还提供了用于制造嵌入式闪存器件的方法。
-
公开(公告)号：CN106057812B
公开(公告)日：2019-04-05
申请号：CN201510738904.9
申请日：2015-11-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/115
Abstract: 本发明实施例涉及一种自对准分裂栅极存储单元和相关的方法。自对准分裂栅极存储单元具有存储栅极，存储栅极具有平坦的顶面。存储栅极间隔件直接布置在存储栅极之上，存储栅极间隔件的横向尺寸小于存储栅极的横向尺寸。存储栅极间隔件具有沿着电荷捕获层的上部设置的内侧壁和相对于存储栅极的外侧壁横向地向回凹进的外侧壁。在一些实施例中，介电衬垫连续地内衬于存储栅极的外侧壁、在未被存储栅极间隔件覆盖的存储栅极的顶面的部分上延伸以及沿着存储栅极间隔件的外侧壁向上延伸。
-
公开(公告)号：CN105514265B
公开(公告)日：2019-04-02
申请号：CN201510442796.0
申请日：2015-07-24
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明涉及一种具有底部电极的电阻式随机存取存储器(RRAM)单元及相关形成方法，底部电极提供RRAM单元的有效切换。在一些实施例中，RRAM单元具有由间隔件和底部介电层围绕的底部电极。底部电极、间隔件和底部介电层设置在由下部层间介电(ILD)层围绕的下部金属互连层上方。具有可变电阻的介电数据存储层位于底部介电层和底部电极之上，且顶部电极设置在介电数据存储层上方。间隔件的放置将随后形成的底部电极窄化，从而提高RRAM单元的切换效率。
-
公开(公告)号：CN109427970A
公开(公告)日：2019-03-05
申请号：CN201810986570.0
申请日：2018-08-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L45/00
Abstract: 一种相变化存储器(PCM)单元，具有增强的热隔离以及低功耗。在一些实施例中，相变化存储器单元包括下电极、介电层、加热元件以及相变化元件。介电层在下电极上。加热元件从介电层的顶部延伸穿过介电层到达下电极。此外，加热元件具有一对相对的侧壁，其通过空穴与介电层横向地隔开。相变化元件覆盖并接触加热元件。相变化元件与加热元件之间的一界面个别地从加热元件的这对相对的侧壁中的一者连续地延伸至这对相对的侧壁中的另一者。亦提供了一种相变化存储器单元制造方法。
-
Patent Agency Ranking
公开(公告)号：CN109427968A
公开(公告)日：2019-03-05
申请号：CN201711130778.4
申请日：2017-11-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L45/00
Abstract: 本公开实施例提供存储单元，其硬掩模与侧壁间隔物的材料不同。存储单元包括底电极于基板上。切换介电物位于底电极上并具有可变电阻。顶电极位于切换介电物上。硬掩模位于顶电极上。侧壁间隔物沿着切换介电物、顶电极、与硬掩模的侧壁向上延伸。硬掩模与侧壁间隔物具有不同的蚀刻选择性。本公开实施例也提供上述存储单元的形成方法。
-
公开(公告)号：CN105826166B
公开(公告)日：2018-10-23
申请号：CN201510367048.0
申请日：2015-06-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明涉及金属‑绝缘体‑金属(MIM)电容器和形成方法。在一些实施例中，MIM电容器具有布置在半导体衬底上方的电容器底部金属(CBM)电极。MIM电容器具有设置在CBM电极上方的高k电介质和布置在高k介电层上方的电容器顶部金属(CTM)电极。MIM电容器具有垂直地设置在高k介电层上方并且与CTM电极横向分隔开的伪结构。伪结构包括具有与CTM电极相同的材料的导电体。
-
公开(公告)号：CN104425453B
公开(公告)日：2018-01-26
申请号：CN201310687197.6
申请日：2013-12-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/768
CPC classification number: H01L27/14634 , H01L21/6835 , H01L21/6836 , H01L21/76805 , H01L21/76898 , H01L23/481 , H01L25/0657 , H01L25/16 , H01L25/50 , H01L27/14636 , H01L27/1464 , H01L2225/06544 , H01L2924/0002 , H01L2924/10253 , H01L2924/00
Abstract: 本发明提供了一种互连装置及其形成方法。将两个衬底（诸如晶圆、管芯、或晶圆和管芯）接合在一起。使用第一掩模形成部分地延伸至形成在第一晶圆上的互连件的第一开口。形成介电衬层，然后使用相同的掩模实施另一个蚀刻工艺。继续蚀刻工艺以暴露出形成在第一衬底和第二衬底上的互连件。用导电材料填充开口以形成导电插塞。本发明还公开了3DIC互连装置和方法。
-
公开(公告)号：CN107204324A
公开(公告)日：2017-09-26
申请号：CN201611246169.0
申请日：2016-12-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L21/768
Abstract: 本发明实施例提供了一种半导体器件。半导体器件包含：半导体衬底；位于半导体衬底上方的第一介电层；位于第一介电层上方的第二介电层；延伸穿过第二介电层的通孔；在通孔的底部并沿着通孔侧壁共形地形成的底部导电层；在底部导电层上方共形地形成的第三介电层；在第三介电层上方共形地形成的上部导电层；在上部导电层上方形成并与该上部导电层连接并填充通孔的上部接触件；其中，上部导电层在上部接触件和第三介电层之间提供扩散阻挡。本发明实施例还公开了一种金属‑绝缘体‑金属(MIM)电容器及关联的制造方法。
-
公开(公告)号：CN104517904B
公开(公告)日：2017-07-21
申请号：CN201410323156.3
申请日：2014-07-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11521 , H01L29/423 , H01L21/336 , H01L29/788
CPC classification number: H01L21/28273 , H01L21/28282 , H01L21/823456 , H01L27/11521 , H01L29/42328 , H01L29/42332 , H01L29/66825 , H01L29/7881
Abstract: 本发明提供了一种器件，包括：控制栅极结构、存储器栅极结构、电荷存储层、第一间隔件、第二间隔件、第一漏极/源极区以及第二漏极/源极区，其中，控制栅极结构位于衬底上方；存储器栅极结构位于衬底上方，其中，存储器栅极结构包括存储器栅电极和存储器栅极间隔件，并且存储器栅电极是L形结构；电荷存储层形成在控制栅极结构和存储器栅极结构之间；第一间隔件沿着存储器栅极结构的侧壁；第二间隔件位于存储器栅极结构的顶面上方；第一漏极/源极区形成在衬底中并且邻近存储器栅极结构；以及第二漏极/源极区形成在衬底中并且邻近控制栅极结构。本发明涉及一种存储器件及其制造方法。
-
-
-
-
-
-
-
-
-
Search Results
182
records
(took 0.167 seconds)
