公开(公告)号：CN117913122A

公开(公告)日：2024-04-19

申请号：CN202410114673.3

申请日：2024-01-26

Applicant: 中国科学院微电子研究所

Inventor： 殷华湘 ,  曹磊 ,  张青竹 ,  姚佳欣 ,  张亚东

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L29/10 ,  H01L21/762

Abstract: 本申请提供一种半导体器件及其制造方法，半导体器件包括：衬底，设置于衬底一侧的源极、漏极、栅极和沟道结构，沟道结构包括多个纳米片形成的叠层，栅极环绕纳米片。在本申请中，衬底可以包括依次层叠设置的第一衬底和第二衬底，其中，第一衬底为半导体材料，第二衬底为绝缘材料，也就是说，本申请的衬底为绝缘体上半导体衬底，这样可以优化GAAFET的性能。本申请提供的半导体器件包括隔离结构，隔离结构设置于沟道结构和第二衬底之间，在平行于衬底所在平面的方向，隔离结构延伸至源极和漏极，这样就在衬底、栅极、漏极以及源极之间形成有效隔离，利用该隔离结构抑制衬底寄生沟道漏电，从而在更短栅长下降低器件的关态漏电流，提高器件整体性能。

公开(公告)号：CN116845030A

公开(公告)日：2023-10-03

申请号：CN202310901540.6

申请日：2023-07-21

Applicant: 中国科学院微电子研究所

Inventor： 殷华湘 ,  张青竹 ,  张亚东 ,  姚佳欣

IPC: H01L21/768 ,  H01L27/088 ,  H01L27/092 ,  H01L23/48 ,  H01L23/522 ,  H01L23/528 ,  H01L21/82

Abstract: 本申请提供一种半导体器件的制造方法及半导体器件，在衬底上形成第一场效应晶体管，并在第一场效应晶体管上形成第一隔离层，在第一隔离层中形成第一通孔，并在第一通孔中沉积金属层，金属层可以作为电源分布供给网络，金属层与第一场效应晶体管电连接，这样，金属层可以向第一场效应晶体管供电，接着，在第一隔离层和金属层上形成第二隔离层，在第二隔离层上形成第二场效应晶体管，其中，第二场效应晶体管和第二隔离层中具有贯穿的第二通孔，第二通孔内填充金属材料形成第一接触塞，第一接触塞与金属层电连接，金属层可以向第二场效应晶体管供电，能够减小器件尺寸，提升了半导体器件的集成密度，减少工艺流程步骤，降低工艺难度。

公开(公告)号：CN116613213A

公开(公告)日：2023-08-18

申请号：CN202310595999.8

申请日：2023-05-24

Applicant: 中国科学院微电子研究所

Inventor： 吴振华 ,  霍嘉丽 ,  张亚东 ,  张兆浩 ,  殷华湘 ,  许高博

IPC: H01L29/78 ,  H01L29/51 ,  H01L29/24 ,  H01L21/34

Abstract: 本公开提供一种基于双层铁电材料的FeFET器件，包括：衬底；介质隔离层，形成于所述衬底上；金属背栅，形成于所述介质隔离层的中间区域，呈脊条形结构；铁电栅介质层，覆于所述金属背栅和介质隔离层的表面；应力层，覆于所述铁电栅介质层的表面；铁电沟道层，设置于所述应力层表面的中心区域；源极，设置于所述应力层和铁电沟道层表面的部分区域；以及漏极，设置于所述应力层和铁电沟道层表面的部分区域，与所述源极对称设置于器件两侧。同时本公开还提供一种上述FeFET器件的制备方法。

公开(公告)号：CN113035781B

公开(公告)日：2022-06-28

申请号：CN202110254999.2

申请日：2021-03-09

Applicant: 中国科学院微电子研究所

Inventor： 张亚东 ,  刘战峰 ,  吴振华 ,  殷华湘

IPC: H01L21/78 ,  H01L21/683 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明涉及一种晶圆级二维材料的转移方法及器件制备方法，该方法包括：提供牺牲层衬底和目标衬底，在牺牲层衬底上形成第一氧化层，在目标衬底上形成第二氧化层；在第一氧化层上依次形成二维材料层以及第三氧化层，并对第三氧化层以及二维材料层进行刻蚀，露出部分第一氧化层，形成多个岛状结构；形成包裹岛状结构的保护结构，各个岛状结构分别对应一个保护结构；在保护结构以及露出的部分第一氧化层上形成第四氧化层；将第四氧化层与第二氧化层进行键合，并暴露岛状结构中的二维材料，以实现二维材料的晶圆级转移。实现晶圆级二维材料的高质量转移，最大程度上保证二维材料原有的电学性能。

公开(公告)号：CN113345840A

公开(公告)日：2021-09-03

申请号：CN202110566387.7

申请日：2021-05-24

Applicant: 中国科学院微电子研究所

Inventor： 毛淑娟 ,  殷华湘 ,  刘战峰 ,  罗军 ,  刘金彪 ,  张青竹 ,  张亚东

IPC: H01L21/8238 ,  H01L27/092 ,  H01L29/16 ,  H01L29/43 ,  H01L21/8239 ,  H01L27/105

Abstract: 本申请提供了一种半导体器件及其制造方法，在衬底上形成位于第一层间介质层中的第一器件，在第一层间介质层上形成第二器件，第二器件包括源极、漏极、源极和漏极之间的沟道和与沟道连接的栅极，其中第二器件的源漏为金属锗化物和P型杂质，沟道为锗沟道，第一器件和第二器件中至少包括一个存储器件和一个逻辑器件，形成覆盖第二器件的第二层间介质层，金属锗化物源漏可以在低温下诱导源漏中的P型杂质激活，充分利用低温工艺优势，避免高温工艺影响第一器件的性能，并结合锗沟道的高空穴迁移率实现器件的高性能，由于在形成第二器件后才覆盖第二层间介质层，可知该器件通过单芯片三维集成技术形成，降低了器件的互连尺度，提升了数据访存带宽和计算能效。

公开(公告)号：CN113035781A

公开(公告)日：2021-06-25

申请号：CN202110254999.2

申请日：2021-03-09

Applicant: 中国科学院微电子研究所

Inventor： 张亚东 ,  刘战峰 ,  吴振华 ,  殷华湘

IPC: H01L21/78 ,  H01L21/683 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明涉及一种晶圆级二维材料的转移方法及器件制备方法，该方法包括：提供牺牲层衬底和目标衬底，在牺牲层衬底上形成第一氧化层，在目标衬底上形成第二氧化层；在第一氧化层上依次形成二维材料层以及第三氧化层，并对第三氧化层以及二维材料层进行刻蚀，露出部分第一氧化层，形成多个岛状结构；形成包裹岛状结构的保护结构，各个岛状结构分别对应一个保护结构；在保护结构以及露出的部分第一氧化层上形成第四氧化层；将第四氧化层与第二氧化层进行键合，并暴露岛状结构中的二维材料，以实现二维材料的晶圆级转移。实现晶圆级二维材料的高质量转移，最大程度上保证二维材料原有的电学性能。

公开(公告)号：CN116110969A

公开(公告)日：2023-05-12

申请号：CN202211626893.1

申请日：2022-12-16

Applicant: 中国科学院微电子研究所

Inventor： 张亚东 ,  张兆浩 ,  霍嘉丽 ,  骆堃 ,  殷华湘 ,  吴振华

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明公开了一种垂直环栅晶体管及其制造方法，涉及半导体技术领域，用于减小晶体管的器件尺寸，利于提高半导体器件的集成度。所述垂直环栅晶体管包括：衬底、隔离介质层、堆叠结构和栅堆叠结构。上述隔离介质层形成在衬底上。堆叠结构形成在隔离介质层上。沿衬底的厚度方向，堆叠结构包括依次层叠设置的第一电极层、沟道层和第二电极层。沟道层的材料为二维材料。栅堆叠结构形成在隔离介质层上。栅堆叠结构环绕在堆叠结构的外周。所述垂直环栅晶体管的制造方法用于制造所述垂直环栅晶体管。

公开(公告)号：CN111463280B

公开(公告)日：2023-04-07

申请号：CN202010192339.1

申请日：2020-03-18

Applicant: 中国科学院微电子研究所

Inventor： 顾杰 ,  吴振华 ,  张亚东 ,  殷华湘

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L21/336

Abstract: 本发明公开一种半导体器件及其制作方法、集成电路及电子设备，涉及半导体技术领域，以抑制沟道漏电现象，提升半导体器件的性能。所述半导体器件包括衬底、堆叠结构和栅堆叠结构。堆叠结构形成在衬底表面。堆叠结构包括沿着远离衬底的方向层叠在衬底上的第一电极层、沟道层和第二电极层。沟道层包括沟道支撑部和沟道材料部。沟道材料部形成在沟道支撑部的外周。沟道支撑部的底端与第一电极层的顶端接触。沟道支撑部的顶端与第二电极层接触。沟道材料部分别与第一电极层和第二电极层接触。沟道支撑部为非导电部。栅堆叠结构环绕在沟道材料部的外周。所述半导体器件的制作方法用于制作半导体器件。本发明提供的半导体器件用于电子设备。

公开(公告)号：CN115832078A

公开(公告)日：2023-03-21

申请号：CN202211491362.6

申请日：2022-11-25

Applicant: 中国科学院微电子研究所

Inventor： 张青竹 ,  韩燕楚 ,  刘阳 ,  曹磊 ,  姚佳欣 ,  张亚东 ,  桑冠荞 ,  张兆浩 ,  殷华湘

IPC: H01L31/028 ,  H01L31/0352 ,  H01L31/0392 ,  H01L31/10 ,  H01L31/109 ,  H01L31/18

Abstract: 本申请提供一种光电探测器及其制造方法，在目标衬底上形成有多层光电探测膜层，光电探测膜层包括依次层叠的第一类型掺杂的第一膜层、第二膜层和第二类型掺杂的第三膜层，第一类型掺杂和第二类型掺杂中的其中一个为P型掺杂，另一个为N型掺杂，也就是说，第一类型掺杂的第一膜层、第二膜层和第二类型掺杂的第三膜层构成了一个基于硅锗/硅异质结的光电探测膜层，即构成了一个光电探测单元，能够实现光电转化，多层光电探测膜层重复交叠，即多个光电探测单元的垂直串联，能够直接提高光电探测器的光电转化效率，并且不同数量的光电探测膜层也能对应不同的光生电动势，实现对于光电探测器光生电动势的调控需求。

公开(公告)号：CN113345841A

公开(公告)日：2021-09-03

申请号：CN202110566391.3

申请日：2021-05-24

Applicant: 中国科学院微电子研究所

Inventor： 毛淑娟 ,  殷华湘 ,  刘战峰 ,  张亚东 ,  张青竹 ,  罗军

IPC: H01L21/8238 ,  H01L27/092 ,  H01L29/16 ,  H01L29/43 ,  H01L21/8239 ,  H01L27/105

Abstract: 本申请提供了一种半导体器件及其制造方法，在衬底上形成位于第一层间介质层中的第一器件，在第一层间介质层上形成第二器件，第二器件包括源极、漏极、源极和漏极之间的沟道和与沟道连接的栅极，其中第二器件的源漏为金属硅化物，沟道为硅，第一器件和第二器件中至少包括一个存储器件和一个逻辑器件，形成覆盖第二器件的第二层间介质层，源漏为金属硅化物提高了源端载流子的发射效率，实现半导体器件高性能，且金属硅化物可在低温工艺下形成，避免了高温工艺影响第一器件的性能，由于在形成第二器件后才覆盖第二层间介质层，可知该器件通过单芯片三维集成技术形成，降低了器件的互连尺度，提升了数据访存带宽和计算能效。