-
公开(公告)号：CN111243955B
公开(公告)日：2023-05-12
申请号：CN202010080824.X
申请日：2020-02-05
Applicant: 中国科学院微电子研究所
IPC: H01L21/335 , H01L21/336 , H01L29/775 , H01L29/78 , B82Y10/00
Abstract: 本发明公开一种半导体器件及其制作方法、集成电路和电子设备，涉及半导体器件技术领域，用以抑制环栅晶体管漏电问题的产生。该半导体器件的制作方法包括：提供一衬底；在衬底上形成立体沟道结构、源极结构和漏极结构，源极结构和漏极结构均与立体沟道结构连接；立体沟道结构采用离子扩散方式或原位掺杂方式形成；在立体沟道结构上形成栅极结构，获得环栅晶体管。本发明提供的半导体器件及其制作方法、集成电路和电子设备用于半导体器件及集成电路的制作。
-
公开(公告)号：CN112349591A
公开(公告)日：2021-02-09
申请号：CN202011167515.2
申请日：2020-10-27
Applicant: 中国科学院微电子研究所
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 本公开提供一种改善寄生沟道效应的NS‑FET制备方法，包括：操作S1：在衬底上生长外延层并在外延层上制备掩膜；操作S2：对应所述掩膜刻蚀部分衬底形成鳍条部，刻蚀整个外延层形成沟道部；操作S3：在所述鳍条部的两侧台面区填充隔离材料形成隔离区；操作S4：制备侧墙包裹所述沟道部；操作S5：去除部分所述隔离材料并刻蚀窄化裸露出的鳍条部生成鳍条，去除所述侧墙及所述掩膜后制作栅极和源漏，完成改善寄生沟道效应的NS‑FET的器件制备。本公开还提供一种改善寄生沟道效应的NS‑FET。
-
公开(公告)号：CN111463280A
公开(公告)日：2020-07-28
申请号：CN202010192339.1
申请日：2020-03-18
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L21/336
Abstract: 本发明公开一种半导体器件及其制作方法、集成电路及电子设备，涉及半导体技术领域，以抑制沟道漏电现象，提升半导体器件的性能。所述半导体器件包括衬底、堆叠结构和栅堆叠结构。堆叠结构形成在衬底表面。堆叠结构包括沿着远离衬底的方向层叠在衬底上的第一电极层、沟道层和第二电极层。沟道层包括沟道支撑部和沟道材料部。沟道材料部形成在沟道支撑部的外周。沟道支撑部的底端与第一电极层的顶端接触。沟道支撑部的顶端与第二电极层接触。沟道材料部分别与第一电极层和第二电极层接触。沟道支撑部为非导电部。栅堆叠结构环绕在沟道材料部的外周。所述半导体器件的制作方法用于制作半导体器件。本发明提供的半导体器件用于电子设备。
-
公开(公告)号：CN111243955A
公开(公告)日：2020-06-05
申请号：CN202010080824.X
申请日：2020-02-05
Applicant: 中国科学院微电子研究所
IPC: H01L21/335 , H01L21/336 , H01L29/775 , H01L29/78 , B82Y10/00
Abstract: 本发明公开一种半导体器件及其制作方法、集成电路和电子设备，涉及半导体器件技术领域，用以抑制环栅晶体管漏电问题的产生。该半导体器件的制作方法包括：提供一衬底；在衬底上形成立体沟道结构、源极结构和漏极结构，源极结构和漏极结构均与立体沟道结构连接；立体沟道结构采用离子扩散方式或原位掺杂方式形成；在立体沟道结构上形成栅极结构，获得环栅晶体管。本发明提供的半导体器件及其制作方法、集成电路和电子设备用于半导体器件及集成电路的制作。
-
公开(公告)号：CN109904062A
公开(公告)日：2019-06-18
申请号：CN201910108832.8
申请日：2019-02-03
Applicant: 中国科学院微电子研究所
IPC: H01L21/027
Abstract: 本发明提供了一种纳米结构的制备方法。该制备方法包括以下步骤：S1，在衬底上形成牺牲层以及覆盖牺牲层侧面的侧墙；S2，去除牺牲层，并形成位于侧墙一侧或覆盖侧墙的掩膜预备层；S3，采用光刻工艺刻蚀位于侧墙一侧的掩膜预备层，或采用光刻工艺刻蚀覆盖侧墙的掩膜预备层以使至少一侧的侧墙裸露，形成图形化结构层；S4，以裸露的侧墙和图形化结构层为掩膜刻蚀衬底，得到纳米结构。该制备方法通过将侧墙转移技术与传统光刻技术结合，提高了纳米结构的刻蚀效率，解决了纳米图形转移技术直写光刻技术效率较低的问题，同时避免了单独采用侧墙图形转移技术在大面积的图形、高密度图形曝光时产生的严重邻近效应，能够有效地形成大面积图形。
-
Patent Agency Ranking
公开(公告)号：CN108417635A
公开(公告)日：2018-08-17
申请号：CN201810134788.3
申请日：2018-02-09
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本申请提供了一种量子点器件及其制作方法。该制作方法包括：提供基底；刻蚀去除部分基底，形成衬底以及位于衬底表面上的鳍片，鳍片包括预源区、间隔区以及预漏区；在衬底和鳍片的裸露表面上形成隔离介质层，埋设在隔离介质层中的部分鳍片形成隔离绝缘部；在间隔区的部分表面上且跨越鳍片形成两个间隔的栅介质部和两个间隔的栅极；对预源区与预漏区进行掺杂，分别形成源区与漏区；在源区以及漏区的裸露表面上分别形成源/漏接触电极。该制作方法中，直接刻蚀基底形成鳍片，该鳍片中的隔离绝缘部为隔离沟道，使得导电沟道中更易形成全耗尽沟道，避免了SOI中的埋氧化层在硅片制造工艺易引入电荷缺陷，影响全耗尽沟道的形成。
-
公开(公告)号：CN113178490B
公开(公告)日：2024-05-03
申请号：CN202110232821.8
申请日：2021-03-03
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L21/336
Abstract: 本发明涉及一种隧穿场效应晶体管及其制备方法、一种半导体器件，隧穿场效应晶体管包括：衬底；纳米片堆栈部，其设置在所述衬底上，形成多个导电沟道；纳米片堆栈部包括：纳米片形成的叠层及位于相邻纳米片之间的支撑结构，支撑结构是第一半导体形成的，纳米片是第二半导体形成的；所述第一半导体支撑结构的宽度小于第二半导体纳米片的宽度；环绕式栅极，其环绕于纳米堆栈部周围；所述环绕式栅极包括铁电层。隧穿场效应晶体管可以显著降低器件的亚阈值摆幅；同时多层堆叠的纳米片结构可以增加隧穿场效应晶体管的工作电流和栅控性能；具有支撑结构的纳米片降低了多层栅介质在纳米片间的填充要求，并可以有效增加器件的栅控性能和电流驱动能力。
-
公开(公告)号：CN111900162B
公开(公告)日：2023-10-13
申请号：CN202010758056.9
申请日：2020-07-31
Applicant: 中国科学院微电子研究所
IPC: H01L27/092 , H01L29/12 , H01L21/8238
Abstract: 一种量子点器件及其制备方法。包括：衬底；形成于所述衬底上部的至少一对鳍状结构；第一隔离层，形成于所述衬底上方，且所述鳍状结构的顶部相对于所述第一隔离层露出；阵列化栅极结构，形成于所述鳍状结构和第一隔离层之上，包括N行×M列个间隔设置的栅极，M≥2，N≥1，沿着每个鳍状结构的延伸方向具有N个间隔排布的栅极，M为所述鳍状结构的个数；形成于所述阵列化栅极结构中各个栅极间隔处的侧墙阵列；以及形成于所述侧墙阵列外侧的有源区，所述有源区包括源极和漏极。本发明提供了可以兼容现有的CMOS工艺进行规模化量子器件制备的方法，降低了制备难度，并可以获得阵列化具有更高限制势的量子点结构用于量子计算。
-
公开(公告)号：CN113178488B
公开(公告)日：2023-09-19
申请号：CN202110232775.1
申请日：2021-03-03
Applicant: 中国科学院微电子研究所
Inventor： 张青竹 , 殷华湘 , 曹磊 , 张兆浩 , 顾杰 , 田佳佳 , 李俊杰 , 姚佳欣 , 李永亮 , 张永奎 , 吴振华 , 赵鸿滨 , 罗军 , 王文武 , 屠海令 , 叶甜春
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L21/336
Abstract: 本发明涉及一种半导体器件及其制备方法，半导体器件的纳米片堆栈部包括：纳米片形成的叠层及位于相邻纳米片之间的支撑结构，支撑结构是由第一半导体形成的，纳米片是由第二半导体形成的，支撑结构的宽度小于纳米片的宽度；环绕式栅极，其环绕于纳米堆栈部周围；本发明半导体器件在纳米片的沟道释放过程中保留了部分牺牲层作为器件支撑结构，可在基本不影响器件亚阈值特性的情况下，大幅增加驱动电流；可维持源漏施加应力，提升器件迁移率；减小器件制备复杂度和电学特性波动性；通过和衬底的连接可以增加导电沟道散热，改善自热效应；通过调节支撑结构的宽度和高度调节器件阈值，工艺上也低了高K介质层和金属栅极的填充要求，有利于实现多阈值调控。
-
公开(公告)号：CN113178491A
公开(公告)日：2021-07-27
申请号：CN202110232822.2
申请日：2021-03-03
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L21/336
Abstract: 本发明涉及一种负电容场效应晶体管及其制备方法、一种半导体器件，负电容场效应晶体管包括：衬底；纳米片堆栈部，其设置在所述衬底上，形成多个导电沟道；纳米片堆栈部包括：纳米片形成的叠层及位于相邻纳米片之间的支撑结构，支撑结构是第一半导体形成的，纳米片是第二半导体形成的；所述纳米片的宽度大于支撑结构的宽度；环绕式栅极，其环绕于纳米堆栈部周围；所述环绕式栅极包括铁电层。负电容场效应晶体管可以显著降低器件的亚阈值摆幅；同时多层堆叠的纳米片结构可以增加负电容场效应晶体管的工作电流和栅控性能；具由支撑结构的纳米片降低了多层栅介质在纳米片间的填充要求，并可以有效减小器件的漏电特性。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.031 seconds)
