-
公开(公告)号：CN113178488B
公开(公告)日：2023-09-19
申请号：CN202110232775.1
申请日：2021-03-03
Applicant: 中国科学院微电子研究所
Inventor： 张青竹 , 殷华湘 , 曹磊 , 张兆浩 , 顾杰 , 田佳佳 , 李俊杰 , 姚佳欣 , 李永亮 , 张永奎 , 吴振华 , 赵鸿滨 , 罗军 , 王文武 , 屠海令 , 叶甜春
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L21/336
Abstract: 本发明涉及一种半导体器件及其制备方法，半导体器件的纳米片堆栈部包括：纳米片形成的叠层及位于相邻纳米片之间的支撑结构，支撑结构是由第一半导体形成的，纳米片是由第二半导体形成的，支撑结构的宽度小于纳米片的宽度；环绕式栅极，其环绕于纳米堆栈部周围；本发明半导体器件在纳米片的沟道释放过程中保留了部分牺牲层作为器件支撑结构，可在基本不影响器件亚阈值特性的情况下，大幅增加驱动电流；可维持源漏施加应力，提升器件迁移率；减小器件制备复杂度和电学特性波动性；通过和衬底的连接可以增加导电沟道散热，改善自热效应；通过调节支撑结构的宽度和高度调节器件阈值，工艺上也低了高K介质层和金属栅极的填充要求，有利于实现多阈值调控。
-
公开(公告)号：CN113178489A
公开(公告)日：2021-07-27
申请号：CN202110232817.1
申请日：2021-03-03
Applicant: 中国科学院微电子研究所
Inventor： 张青竹 , 殷华湘 , 曹磊 , 张兆浩 , 田佳佳 , 顾杰 , 李俊杰 , 姚佳欣 , 李永亮 , 张永奎 , 吴振华 , 赵鸿滨 , 罗军 , 王文武 , 屠海令 , 叶甜春
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L29/10 , H01L21/336
Abstract: 本发明涉及一种Z2‑FET器件及其制备方法、一种半导体器件，Z2‑FET器件包括：SOI衬底；纳米片堆栈部，其设置在所述SOI衬底上，形成多个导电沟道；环绕式栅极，其环绕于纳米堆栈部周围；纳米片堆栈部包括；纳米片形成的叠层及位于相邻纳米片之间的支撑结构，支撑结构是第一半导体形成的，纳米片是第二半导体形成的；所述第二半导体纳米片的宽度大于支撑结构的宽度；纳米片堆栈部两端设置有掺杂类型相反的源极和漏极；源极和环绕式栅极之间设置有非栅控区域。将Z2‑FET器件工作机制与新型Fishbone FET结构相结合，这一方面可以提升器件的栅控范围，同时在增加器件开关特性的同时也兼顾了工作电流的增加。
-
公开(公告)号：CN113178489B
公开(公告)日：2024-04-02
申请号：CN202110232817.1
申请日：2021-03-03
Applicant: 中国科学院微电子研究所
Inventor： 张青竹 , 殷华湘 , 曹磊 , 张兆浩 , 田佳佳 , 顾杰 , 李俊杰 , 姚佳欣 , 李永亮 , 张永奎 , 吴振华 , 赵鸿滨 , 罗军 , 王文武 , 屠海令 , 叶甜春
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L29/10 , H01L21/336
Abstract: 本发明涉及一种Z2‑FET器件及其制备方法、一种半导体器件，Z2‑FET器件包括：SOI衬底；纳米片堆栈部，其设置在所述SOI衬底上，形成多个导电沟道；环绕式栅极，其环绕于纳米堆栈部周围；纳米片堆栈部包括；纳米片形成的叠层及位于相邻纳米片之间的支撑结构，支撑结构是第一半导体形成的，纳米片是第二半导体形成的；所述第二半导体纳米片的宽度大于支撑结构的宽度；纳米片堆栈部两端设置有掺杂类型相反的源极和漏极；源极和环绕式栅极之间设置有非栅控区域。将Z2‑FET器件工作机制与新型Fishbone FET结构相结合，这一方面可以提升器件的栅控范围，同时在增加器件开关特性的同时也兼顾了工作电流的增加。
-
公开(公告)号：CN113173555B
公开(公告)日：2022-10-04
申请号：CN202110267683.7
申请日：2021-03-12
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及一种纳米线MIM阵列器件的制备方法，采用两次自对准的侧墙转移技术工艺形成纳米尺度两层侧墙交叉阵列，利用反应离子刻蚀(RIE)刻蚀氧化硅与金属层，形成金属层纳米线MIM阵列器件阵列，再做金属接触互联工艺，最后制备出高纯度、无损伤、有序垂直排列的纳米线MIM阵列。与现有技术相比，本发明有益的技术效果为：本发明提供的纳米MIM阵列位置，尺寸和距离可控，能实现大规模的均匀的纳米MIM制备，可以控制硅纳米MIM阵列的有序分布，可获得较高、较纯的纳米MIM结构，对纳米MIM阵列几何形状的精确控制，制备效率高。
-
Patent Agency Ranking
公开(公告)号：CN113173557A
公开(公告)日：2021-07-27
申请号：CN202110270115.2
申请日：2021-03-12
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及一种垂直纳米线阵列的制备方法，采用两次自对准的侧墙转移技术工艺形成纳米尺度两层侧墙交叉阵列，利用氧化硅与氮化硅的选择比及二次侧墙阵列交叉位置的高度差的反应离子刻蚀(RIE)刻蚀，形成氮化硅纳米点阵列，再以氮化硅点阵列为掩膜刻蚀衬底硅，形成垂直纳米线阵列，最后通过酸性溶液腐蚀残留的氮化硅和氧化硅，制备出高纯度、无损伤、有序垂直排列的硅纳米线。
-
公开(公告)号：CN113173555A
公开(公告)日：2021-07-27
申请号：CN202110267683.7
申请日：2021-03-12
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及一种纳米线MIM阵列器件的制备方法，采用两次自对准的侧墙转移技术工艺形成纳米尺度两层侧墙交叉阵列，利用反应离子刻蚀(RIE)刻蚀氧化硅与金属层，形成金属层纳米线MIM阵列器件阵列，再做金属接触互联工艺，最后制备出高纯度、无损伤、有序垂直排列的纳米线MIM阵列。与现有技术相比，本发明有益的技术效果为：本发明提供的纳米MIM阵列位置，尺寸和距离可控，能实现大规模的均匀的纳米MIM制备，可以控制硅纳米MIM阵列的有序分布，可获得较高、较纯的纳米MIM结构，对纳米MIM阵列几何形状的精确控制，制备效率高。
-
公开(公告)号：CN113540246A
公开(公告)日：2021-10-22
申请号：CN202110647763.5
申请日：2021-06-10
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及一种堆叠纳米线/片器件及其制备方法、一种半导体器件，所述堆叠纳米线/片器件，其特征在于：包括：衬底；纳米线/片堆栈部，其设置在所述衬底上，由半导体材料形成的多个纳米线/片的叠层形成多个导电沟道；环绕式栅极，其环绕于多个纳米线/片周围；所述环绕式栅极包括界面钝化层。界面钝化层可以显著改善堆栈纳米线/片器件的界面特性，减少器件的沟道界面态，从而改善亚阈值器件亚阈值摆幅(SS)特性和漏致势垒降低(DIBL)，并可以有效减小器件的关态漏电特性。
-
公开(公告)号：CN113178488A
公开(公告)日：2021-07-27
申请号：CN202110232775.1
申请日：2021-03-03
Applicant: 中国科学院微电子研究所
Inventor： 张青竹 , 殷华湘 , 曹磊 , 张兆浩 , 顾杰 , 田佳佳 , 李俊杰 , 姚佳欣 , 李永亮 , 张永奎 , 吴振华 , 赵鸿滨 , 罗军 , 王文武 , 屠海令 , 叶甜春
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L21/336
Abstract: 本发明涉及一种半导体器件及其制备方法，半导体器件的纳米片堆栈部包括：纳米片形成的叠层及位于相邻纳米片之间的支撑结构，支撑结构是由第一半导体形成的，纳米片是由第二半导体形成的，支撑结构的宽度小于纳米片的宽度；环绕式栅极，其环绕于纳米堆栈部周围；本发明半导体器件在纳米片的沟道释放过程中保留了部分牺牲层作为器件支撑结构，可在基本不影响器件亚阈值特性的情况下，大幅增加驱动电流；可维持源漏施加应力，提升器件迁移率；减小器件制备复杂度和电学特性波动性；通过和衬底的连接可以增加导电沟道散热，改善自热效应；通过调节支撑结构的宽度和高度调节器件阈值，工艺上也低了高K介质层和金属栅极的填充要求，有利于实现多阈值调控。
-
公开(公告)号：CN113173553A
公开(公告)日：2021-07-27
申请号：CN202110270117.1
申请日：2021-03-12
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及一种垂直纳米网的制备方法，采用两次自对准的侧墙转移技术工艺形成纳米尺度两层侧墙交叉阵列，利用反应离子刻蚀(RIE)刻蚀氧化硅与氮化硅，形成氮化硅纳米网阵列，再以SiNx纳米网阵列为掩膜刻蚀衬底硅，形成垂直纳米纳米网阵列，最后通过酸性溶液腐蚀残留的氮化硅和氧化硅，制备出高纯度、无损伤、有序垂直排列的硅纳米网阵列。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.03 seconds)
