公开(公告)号：CN113178489B

公开(公告)日：2024-04-02

申请号：CN202110232817.1

申请日：2021-03-03

Applicant: 中国科学院微电子研究所

Inventor： 张青竹 ,  殷华湘 ,  曹磊 ,  张兆浩 ,  田佳佳 ,  顾杰 ,  李俊杰 ,  姚佳欣 ,  李永亮 ,  张永奎 ,  吴振华 ,  赵鸿滨 ,  罗军 ,  王文武 ,  屠海令 ,  叶甜春

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L29/10 ,  H01L21/336

Abstract: 本发明涉及一种Z2‑FET器件及其制备方法、一种半导体器件，Z2‑FET器件包括：SOI衬底；纳米片堆栈部，其设置在所述SOI衬底上，形成多个导电沟道；环绕式栅极，其环绕于纳米堆栈部周围；纳米片堆栈部包括；纳米片形成的叠层及位于相邻纳米片之间的支撑结构，支撑结构是第一半导体形成的，纳米片是第二半导体形成的；所述第二半导体纳米片的宽度大于支撑结构的宽度；纳米片堆栈部两端设置有掺杂类型相反的源极和漏极；源极和环绕式栅极之间设置有非栅控区域。将Z2‑FET器件工作机制与新型Fishbone FET结构相结合，这一方面可以提升器件的栅控范围，同时在增加器件开关特性的同时也兼顾了工作电流的增加。

公开(公告)号：CN110527978A

公开(公告)日：2019-12-03

申请号：CN201910675057.4

申请日：2019-07-25

Applicant: 中国科学院微电子研究所

Inventor： 张青竹 ,  张兆浩 ,  魏千惠 ,  屠海令 ,  殷华湘 ,  魏峰 ,  赵鸿滨 ,  王文武

IPC: C23C16/40 ,  C23C16/56 ,  H01L27/11502

Abstract: 本发明提供一种稀土掺杂铪基铁电材料，包括铪基铁电材料，铪基铁电材料中掺杂有稀土元素，掺杂的稀土元素与铪基铁电材料中铪元素原子比例介于(0.1~0.9):1。本发明还提供一种稀土掺杂铪基铁电材料的制备方法，包括：将含有稀土元素的物质掺杂至铪基铁电材料中，形成稀土掺杂的铪基铁电材料；在惰性气体中对稀土掺杂的铪基铁电材料进行退火，得到经退火处理后的稀土掺杂的铪基铁电材料。本发明还提供一种半导体器件。本发明制备的稀土掺杂的铪基铁电材料，使得材料的非对称性增加，可以使负电容材料更薄，具有很强的负电容特性；同时，利用稀土掺杂的铪基铁电材料制备的半导体器件，具有很高的电畴和反转速度，抗疲劳和可靠性更高。

公开(公告)号：CN113178488A

公开(公告)日：2021-07-27

申请号：CN202110232775.1

申请日：2021-03-03

Applicant: 中国科学院微电子研究所

Inventor： 张青竹 ,  殷华湘 ,  曹磊 ,  张兆浩 ,  顾杰 ,  田佳佳 ,  李俊杰 ,  姚佳欣 ,  李永亮 ,  张永奎 ,  吴振华 ,  赵鸿滨 ,  罗军 ,  王文武 ,  屠海令 ,  叶甜春

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L21/336

Abstract: 本发明涉及一种半导体器件及其制备方法，半导体器件的纳米片堆栈部包括：纳米片形成的叠层及位于相邻纳米片之间的支撑结构，支撑结构是由第一半导体形成的，纳米片是由第二半导体形成的，支撑结构的宽度小于纳米片的宽度；环绕式栅极，其环绕于纳米堆栈部周围；本发明半导体器件在纳米片的沟道释放过程中保留了部分牺牲层作为器件支撑结构，可在基本不影响器件亚阈值特性的情况下，大幅增加驱动电流；可维持源漏施加应力，提升器件迁移率；减小器件制备复杂度和电学特性波动性；通过和衬底的连接可以增加导电沟道散热，改善自热效应；通过调节支撑结构的宽度和高度调节器件阈值，工艺上也低了高K介质层和金属栅极的填充要求，有利于实现多阈值调控。

公开(公告)号：CN113178488B

公开(公告)日：2023-09-19

申请号：CN202110232775.1

申请日：2021-03-03

Applicant: 中国科学院微电子研究所

Inventor： 张青竹 ,  殷华湘 ,  曹磊 ,  张兆浩 ,  顾杰 ,  田佳佳 ,  李俊杰 ,  姚佳欣 ,  李永亮 ,  张永奎 ,  吴振华 ,  赵鸿滨 ,  罗军 ,  王文武 ,  屠海令 ,  叶甜春

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L21/336

Abstract: 本发明涉及一种半导体器件及其制备方法，半导体器件的纳米片堆栈部包括：纳米片形成的叠层及位于相邻纳米片之间的支撑结构，支撑结构是由第一半导体形成的，纳米片是由第二半导体形成的，支撑结构的宽度小于纳米片的宽度；环绕式栅极，其环绕于纳米堆栈部周围；本发明半导体器件在纳米片的沟道释放过程中保留了部分牺牲层作为器件支撑结构，可在基本不影响器件亚阈值特性的情况下，大幅增加驱动电流；可维持源漏施加应力，提升器件迁移率；减小器件制备复杂度和电学特性波动性；通过和衬底的连接可以增加导电沟道散热，改善自热效应；通过调节支撑结构的宽度和高度调节器件阈值，工艺上也低了高K介质层和金属栅极的填充要求，有利于实现多阈值调控。

公开(公告)号：CN113178489A

公开(公告)日：2021-07-27

申请号：CN202110232817.1

申请日：2021-03-03

Applicant: 中国科学院微电子研究所

Inventor： 张青竹 ,  殷华湘 ,  曹磊 ,  张兆浩 ,  田佳佳 ,  顾杰 ,  李俊杰 ,  姚佳欣 ,  李永亮 ,  张永奎 ,  吴振华 ,  赵鸿滨 ,  罗军 ,  王文武 ,  屠海令 ,  叶甜春

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L29/10 ,  H01L21/336

Abstract: 本发明涉及一种Z2‑FET器件及其制备方法、一种半导体器件，Z2‑FET器件包括：SOI衬底；纳米片堆栈部，其设置在所述SOI衬底上，形成多个导电沟道；环绕式栅极，其环绕于纳米堆栈部周围；纳米片堆栈部包括；纳米片形成的叠层及位于相邻纳米片之间的支撑结构，支撑结构是第一半导体形成的，纳米片是第二半导体形成的；所述第二半导体纳米片的宽度大于支撑结构的宽度；纳米片堆栈部两端设置有掺杂类型相反的源极和漏极；源极和环绕式栅极之间设置有非栅控区域。将Z2‑FET器件工作机制与新型Fishbone FET结构相结合，这一方面可以提升器件的栅控范围，同时在增加器件开关特性的同时也兼顾了工作电流的增加。