-
公开(公告)号：CN114156179A
公开(公告)日：2022-03-08
申请号：CN202111269452.6
申请日：2021-10-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/324 , H01L21/67
Abstract: 本发明涉及一种改善绝缘层上硅晶圆表面粗糙度的方法。本发明通过控制快速热处理过程中各个阶段的气体配置以及相应的升温退火过程，使最终晶圆表面粗糙度小于5A，具有良好的应用前景。
-
公开(公告)号：CN1261974C
公开(公告)日：2006-06-28
申请号：CN03151253.4
申请日：2003-09-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/00
Abstract: 本发明涉及了一种采用侧墙技术制备有纳米硅通道的埋氧的方法，属于微电子技术领域，依次包括纳米侧墙的生成，以侧墙为掩模刻蚀出阻挡离子注入的掩模，离子注入和高温退火等步骤，其特征在于：(1)采用常规工艺形成纳米侧墙，其厚度为30～100nm；(2)以侧墙为掩模刻蚀下层薄膜形成阻挡离子注入的掩模，厚度为100～800nm；(3)注入离子的能量为20～200keV，相应的剂量为1.0～7.0×1017cm-2，衬底温度为400～700℃；(4)退火温度为1200～1375℃，退火时间为1～24个小时，退火气氛为Ar与O2的混合气体，其中O2的含量为0.1%～20%。采用本发明的方法可以在不用电子束曝光的条件下制备在埋氧中有纳米硅通道的SOI材料，可以在CMOS和MEMS工艺中得到应用。
-
公开(公告)号：CN1457088A
公开(公告)日：2003-11-19
申请号：CN03137307.0
申请日：2003-06-10
Applicant: 清华大学 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/84
Abstract: 本发明公开了属于微电子器件制造技术范围的一种沟道有热、电通道的SOI MOSFET器件制造工艺。这种工艺和体硅及SOI工艺完全兼容，只需在常规CMOS工艺基础上增加一块图形化注氧的掩膜版和在Si片上热生长或淀积注氧掩蔽层、用图形化注氧掩膜版光刻注氧掩蔽层、氧离子注入及高温退火形成掩埋SiO2层4个工艺步骤，制造出沟道有热、电通道结构的SOI MOSFET器件。该制造工艺简单、易控制，克服了SOI器件的浮体效应和自热效应，使SOI MOSFET器件的热稳定性和器件稳定工作的可靠性大大提高。
-
公开(公告)号：CN1431717A
公开(公告)日：2003-07-23
申请号：CN03115425.5
申请日：2003-02-14
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L27/12 , H01L21/336 , H01L21/84
Abstract: 本发明提出了一种降低全耗尽绝缘体上的硅(SOI)金属－氧化物－半导体场效应晶体管(MOSFET)源漏串联电阻的新结构，其特征在于源漏区的顶层硅比沟道区的顶层硅厚，从而有效地降低了源漏串联电阻；同时，源漏区和沟道区的表面在同一平面上。这种降低全耗尽SOI MOSFET源漏串联电阻的新结构是采用图形化注氧隔离(SIMOX)技术来实现的。方法之一是通过控制不同区域埋氧的深度使SOI MOSTET源漏区的顶层硅比沟道区的顶层硅厚；方法之二是通过控制不同区域埋氧的厚度使SOI MOSTET源漏区的顶层硅比沟道区的顶层硅厚。源漏区的顶层硅比沟道区的顶层硅厚30～100nm，可以有效地降低源漏串联电阻。
-
公开(公告)号：CN1279593C
公开(公告)日：2006-10-11
申请号：CN03137307.0
申请日：2003-06-10
Applicant: 清华大学 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/84
Abstract: 本发明公开了属于微电子器件制造技术范围的一种沟道有热、电通道的绝缘层上硅金属-氧化物-半导体场效应晶体管制造工艺。这种工艺和体硅及绝缘体上硅工艺完全兼容，只需在互补金属-氧化物-半导体工艺基础上增加一块注氧的掩膜版和在硅片上热生长或淀积注氧掩蔽层、用注氧掩膜版光刻注氧掩蔽层、氧离子注入及高温退火形成掩埋二氧化硅层4个工艺步骤，制造出沟道有热、电通道结构的绝缘层上硅金属-氧化物-半导体场效应晶体管。该制造工艺简单、易控制，克服了绝缘体上硅器件的浮体效应和自热效应，使绝缘层上硅金属-氧化物-半导体场效应晶体管的热稳定性和器件稳定工作的可靠性大大提高。
-
Patent Agency Ranking
公开(公告)号：CN1206725C
公开(公告)日：2005-06-15
申请号：CN02160742.7
申请日：2002-12-27
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/84
Abstract: 本发明公开了一种制备高质量图形化SOI材料的方法，依次包括在半导体衬底上生成掩模、离子注入和高温退火，其特征在于，(1)离子注入前在硅片上形成掩模以在体硅区域完全阻挡离子的注入；(2)离子注入时的能量范围是50～200 keV，相应的剂量范围是2.0×1017～7.0×1017cm-2，注入剂量和能量之间的优化关系的公式是D(1017cm-2)＝(0.035±0.005)×E(keV)；(3)离子注入后的高温退火的温度为1200～1375℃，退火的时间为1～24个小时，退火的气氛为氩气或氮气与氧气的混合气体，其中氧气的体积含量为0.5%～20%。采用本发明提供的方法所制备的图形化SOI材料具有平整度高，缺陷密度低，过渡区小等优点，适合于制造集成体硅和SOI电路的系统芯片。
-
公开(公告)号：CN1193414C
公开(公告)日：2005-03-16
申请号：CN03115423.9
申请日：2003-02-14
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/335
Abstract: 本发明涉及一种源漏在绝缘体上的场效应晶体管(MOSFET)的制造方法，属于微电子技术领域。本发明的特征在于采用选择外延法在常规SOIMOSTET器件的沟道下方埋氧中开一个窗口，使器件的沟道和硅衬底相连接，达到电耦合与热耦合的目的。具体而言，本发明的方法包括SOI衬底顶层硅和埋氧的刻蚀；在沟道区域选择外延单晶硅；化学机械抛光平坦化；常规CMOS工艺完成器件的制造等工艺步骤。采用本发明的方法制造的源漏在绝缘体上的晶体管，具有埋氧和体硅之间界面陡峭，缺陷少等优点，保证了器件的性能，在深亚微米集成电路的制造中有一定的应用前景。
-
公开(公告)号：CN1431719A
公开(公告)日：2003-07-23
申请号：CN03115424.7
申请日：2003-02-14
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/786 , H01L21/336
Abstract: 本发明提出了一种准绝缘体上的硅(SOI)金属－氧化物－半导体场效应晶体管(MOSFET)器件的新结构及实现方法。其特征在于源漏区下方埋氧是连续的；而沟道区下方的埋氧是非连续的。采用注氧隔离技术来实现的工艺过程是：(1)在半导体衬底中注入低于最优剂量的离子；(2)在器件沟道区光刻生成掩模；(3)在源漏区第二次注入离子，使源漏区注入的总剂量达到最优剂量；高温退火后在源漏区下方形成连续埋氧，沟道区下方形成非连续的埋氧；(4)常规CMOS技术完成器件制作。由于沟道下方的埋氧是非连续的，沟道和硅衬底之间电耦合，从而克服了SOI MOSFET器件的浮体效应和自热效应二大固有缺点。
-
公开(公告)号：CN1315194C
公开(公告)日：2007-05-09
申请号：CN200410017239.6
申请日：2004-03-26
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及了一种双埋层结构的绝缘体上的硅材料、制备及用途。其特征在于：具有双埋层结构，下埋层为连续的绝缘埋层，上埋层为不连续的图形化绝缘埋层。在存在上埋层的SOI局部区域，顶层硅的厚度为0.05～0.4μm，而在不存在上埋层的SOI局部区域，顶层硅的厚度为0.6～20μm，制备方法是以注氧隔离技术制备的具有连续埋层的SOI材料为衬底，硅气相外延生长获得较厚的单晶硅层，再采用图形化SIMOX工艺得到不连续的上埋层结构，或再结合反应离子刻蚀技术以及硅选择性外延工艺将上埋层结构的连续状况转变为不连续的。所制备的材料为SOI光电子器件的单片集成提供了衬底材料。
-
公开(公告)号：CN1261988C
公开(公告)日：2006-06-28
申请号：CN03151252.6
申请日：2003-09-26
Applicant: 中国科学院上海微系统与信息技术研究所 , 清华大学
IPC: H01L21/336 , H01L21/8234 , H01L21/84
Abstract: 本发明公开了一种制造源漏在自对准绝缘体上的纳米晶体管器件的方法，依次包括纳米侧墙的生成，以侧墙厚度定义晶体管栅的长度，以SiO2掩膜和栅的叠层为掩膜进行自对准的注氧隔离等步骤，其特征在于：(1)纳米侧墙的形成，其厚度为30～100nm；(2)以侧墙的厚度定义SiO2掩膜和多晶硅栅，SiO2掩膜厚度为100～800nm，栅的厚度为300～500nm，栅氧化层的厚度为1～30nm；(3)以多晶硅栅和其上的SiO2叠层掩模，进行源漏自对准的注氧隔离，注入离子的能量为20～200keV，剂量为1.0～7.0×1017cm-2，衬底温度为400～700℃；退火温度为1200～1375℃，退火时间为1～24个小时，退火气氛为Ar与O2的混合气体，其中O2的含量为0.1%～5%；(4)CMOS工艺完成器件的制造。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.077 seconds)
