公开(公告)号：CN1527115A

公开(公告)日：2004-09-08

申请号：CN200310124902.8

申请日：2003-12-31

Applicant: 三星电子株式会社

Inventor： 金道映 ,  朴玩濬 ,  朴永洙 ,  李俊冀 ,  闵约赛 ,  权章渊 ,  徐顺爱 ,  崔荣敏 ,  蔡洙杜

IPC: G02F1/136 ,  H01L29/786

CPC classification number: H01L29/78603 ,  G02F1/133305 ,  G02F1/136227 ,  G02F2201/50 ,  H01L23/3192 ,  H01L24/24 ,  H01L24/82 ,  H01L27/1214 ,  H01L27/3248 ,  H01L27/3258 ,  H01L29/66757 ,  H01L51/5253 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2251/5338 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01009 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01018 ,  H01L2924/01019 ,  H01L2924/01027 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/01058 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/12044 ,  H01L2924/00

Abstract: 提供一种在柔性基底上实现的薄膜半导体器件、使用该器件的电子器件、及其制造方法。该薄膜半导体器件包括一柔性基底、一形成在柔性基底上的半导体芯片、以及一密封该半导体芯片的保护盖层。该电子器件包括一柔性基底和形成在柔性基底上的半导体芯片，还包括密封半导体芯片的保护盖层。由于使用了保护盖层，提高了薄膜半导体器件抵抗基底弯曲所产生的应力的耐用性。

公开(公告)号：CN1384221A

公开(公告)日：2002-12-11

申请号：CN02121850.1

申请日：2002-05-07

Applicant: 三星电子株式会社

Inventor： 李正贤 ,  金大植 ,  闵约赛 ,  曹永真

IPC: C23C16/44 ,  H01L21/00 ,  B81C1/00

CPC classification number: C23C16/409 ,  C23C16/308 ,  C23C16/34 ,  C23C16/40 ,  C23C16/45531 ,  C23C16/45542

Abstract: 本发明提供一种包括多种组分的薄膜及形成该薄膜的方法。基底装入反应室中。单位材料层形成在基底上。该单位材料层为镶嵌的原子层(MAL),由两种含有构成薄膜组分的前导粒子组成。清洗反应室的内部。通过化学方法改变MAL。

公开(公告)号：CN101030600A

公开(公告)日：2007-09-05

申请号：CN200710005875.0

申请日：2007-02-28

Applicant: 三星电子株式会社

Inventor： 薛光洙 ,  崔诚宰 ,  崔在荣 ,  闵约赛 ,  张银珠 ,  李东旗

IPC: H01L29/78 ,  H01L29/423 ,  H01L27/105 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8239

CPC classification number: H01L29/42332 ,  B82Y10/00 ,  H01L21/28273 ,  H01L29/51 ,  H01L29/513 ,  H01L29/7881 ,  Y10S977/721 ,  Y10S977/785 ,  Y10S977/943

Abstract: 提供了一种存储装置，包括：衬底；源区；在衬底上形成的并与源区相互隔离的漏区；在衬底表面上形成的存储单元，该存储单元将源区和漏区连接起来，并包含大量纳米晶；在存储单元上形成的控制栅；其中存储单元包括：在衬底上形成的第一隧穿氧化物层；在第一隧穿氧化物层上形成的第二隧穿氧化物层；以及在第二隧穿氧化物层上形成的包含纳米晶的控制氧化物层。第二隧穿氧化物层为亲水性，其上可引入氨基硅烷基团来给予静电吸引，由此使纳米晶单层得以形成。因而能控制并改善存储装置的设备特征。

公开(公告)号：CN1994875A

公开(公告)日：2007-07-11

申请号：CN200610080305.3

申请日：2006-05-09

Applicant: 三星电子株式会社

Inventor： 裵恩珠 ,  闵约赛 ,  朴玩濬

IPC: C01B31/02

CPC classification number: B82Y40/00 ,  B82Y30/00 ,  C01B32/162 ,  C01B2202/02 ,  Y10S977/749 ,  Y10S977/842 ,  Y10S977/843

Abstract: 提供了形成氮掺杂单壁纳米管的方法。所述方法包括：在基底上形成催化剂金属层；将具有所述催化剂金属层的所述基底加入到反应室中；在所述反应室中形成H2O等离子体气氛；和通过将碳前体和氮前体供给到所述反应室中在所述催化剂金属层上形成氮掺杂碳纳米管，其中在所述反应室中于所述H2O等离子体气氛下所述前体间发生了化学反应。

公开(公告)号：CN1964076A

公开(公告)日：2007-05-16

申请号：CN200610143565.0

申请日：2006-11-13

Applicant: 三星电子株式会社

Inventor： 薛光洙 ,  金丙基 ,  李银京 ,  闵约赛 ,  赵庆相 ,  李在昊 ,  崔在荣

IPC: H01L29/792 ,  H01L29/51 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L29/42332 ,  B82Y10/00 ,  H01L21/28273 ,  H01L29/42348

Abstract: 本发明提供了一种使用纳米点作为俘获位的半导体存储器件及其制造方法。所述半导体存储器件包括半导体衬底、形成于半导体衬底中的第一杂质区和第二杂质区、和形成于半导体衬底上与第一和第二杂质区接触的栅结构，其中栅结构包括隧穿层、多个形成于隧穿层上的纳米点、和形成于隧穿层和纳米点上的控制绝缘层，且控制绝缘层包括高k介电层。

公开(公告)号：CN1755942A

公开(公告)日：2006-04-05

申请号：CN200510087415.8

申请日：2005-07-22

Applicant: 三星电子株式会社

Inventor： 裵恩珠 ,  闵约赛 ,  朴玩濬

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L51/002 ,  B82Y10/00 ,  H01L51/0048 ,  H01L51/0525 ,  H01L51/0541 ,  Y10S977/938

Abstract: 本发明提供了一种具有n型碳纳米管的场效应管(CNT FET)以及制备该n型CNT FET的方法。该n型CNT FET包括：衬底；形成衬底上并彼此分隔开的电极；形成于衬底上并电连接到电极的碳纳米管；形成于碳纳米管上的栅极氧化层；以及形成于栅极氧化层上的栅极电极，其中栅极氧化层含有电子施主原子，该电子施主原子向碳纳米管贡献电子，使得碳纳米管是由电子施主原子n掺杂的。

公开(公告)号：CN1247813C

公开(公告)日：2006-03-29

申请号：CN02121850.1

申请日：2002-05-07

Applicant: 三星电子株式会社

Inventor： 李正贤 ,  金大植 ,  闵约赛 ,  曹永真

IPC: C23C16/44 ,  H01L21/00 ,  B81C1/00

CPC classification number: C23C16/409 ,  C23C16/308 ,  C23C16/34 ,  C23C16/40 ,  C23C16/45531 ,  C23C16/45542

Abstract: 本发明提供一种包括多种组分的薄膜及形成该薄膜的方法。基底装入反应室中。单位材料层形成在基底上。该单位材料层为镶嵌的原子层(MAL)，由两种含有构成薄膜组分的前导粒子组成。清洗反应室的内部。通过化学方法改变MAL。

公开(公告)号：CN1661781A

公开(公告)日：2005-08-31

申请号：CN200410083252.1

申请日：2004-09-29

Applicant: 三星电子株式会社

Inventor： 闵约赛 ,  曹永真

IPC: H01L21/316 ,  H01L27/108 ,  H01L21/8242

CPC classification number: H01L21/02156 ,  C23C16/401 ,  H01L21/02153 ,  H01L21/0228 ,  H01L21/31691 ,  Y10T428/12597 ,  Y10T428/12611

Abstract: 一种用在半导体器件中的非晶电介质薄膜和制造该非晶电介质薄膜的方法。该非晶电介质薄膜包括用作诸如DRAM器件中电容器的电介质材料的Bi、Ti、Si和O，并具有60或更高的介电常数。这样的BTSO基薄膜即使在其厚度已经减小时也能防止泄露电流的增加，因此允许半导体器件被高度集成。

公开(公告)号：CN1495867A

公开(公告)日：2004-05-12

申请号：CN03147080.7

申请日：2003-08-06

Applicant: 三星电子株式会社

Inventor： 曹永真 ,  闵约赛 ,  朴永洙 ,  李正贤 ,  李俊冀 ,  李容均

IPC: H01L21/316

CPC classification number: H01L21/28185 ,  C01G29/006 ,  C01P2002/36 ,  C01P2002/72 ,  C01P2002/77 ,  C01P2002/85 ,  C01P2002/89 ,  C01P2004/03 ,  C01P2004/04 ,  C01P2004/80 ,  C01P2006/40 ,  C04B35/16 ,  C04B35/475 ,  C04B35/6264 ,  C04B2235/3232 ,  C04B2235/3298 ,  C04B2235/3418 ,  C04B2235/441 ,  C04B2235/444 ,  C04B2235/658 ,  C04B2235/6581 ,  C04B2235/76 ,  H01L21/28194 ,  H01L21/31691 ,  H01L28/55 ,  H01L29/516 ,  H01L29/517

Abstract: 本发明提供一种具有烧绿石相的铋钛硅氧化物，一种由铋钛硅氧化物形成的薄膜，以及制备这种铋钛硅氧化物薄膜的方法，用于半导体设备并包含这种铋钛硅氧化物薄膜的电容器和晶体管，采用了这种电容器和/或晶体管的电子设备。铋钛硅氧化物具有良好的介电性质，并且其是热稳定以及化学稳定的。铋钛硅氧化物薄膜可以有效的应用于半导体设备中作为电容器的介电薄膜或者晶体管的门极介电薄膜。应用具有铋钛硅氧化物薄膜的电容器和/或晶体管可以制备出具有良好的电特性的各式电子设备。

公开(公告)号：CN1469439A

公开(公告)日：2004-01-21

申请号：CN02150443.1

申请日：2002-11-12

Applicant: 三星电子株式会社

Inventor： 李正贤 ,  闵约赛 ,  曹永真

IPC: H01L21/31 ,  H01L21/3205 ,  H01L21/70

CPC classification number: H01L21/28194 ,  H01L21/31604 ,  H01L21/31616 ,  H01L21/31683 ,  H01L21/31691 ,  H01L27/10814 ,  H01L27/10852 ,  H01L28/56 ,  H01L29/513 ,  H01L29/517

Abstract: 提供了一种在基片上沉积介电层的方法。将用来防止下部电极的氧化和扩散的氧化隔离层插入基片和介电层之间以及介电层之间的界面中。由此，获得具有低漏电流和高电容的电容器。此外，通过调整晶格常数来控制介电常数，以便在大规模基片上形成具有高介电常数的多层结构。