-
公开(公告)号:CN104241369A
公开(公告)日:2014-12-24
申请号:CN201410287476.8
申请日:2014-06-24
Applicant: 三星电子株式会社
CPC classification number: H01L29/785 , H01L29/66545 , H01L29/0684
Abstract: 本发明提供一种半导体器件,该半导体器件包括:鳍型有源图案,突出在器件隔离层之上;栅极电极,在器件隔离层上并交叉鳍型有源图案;抬高的源极/漏极,在栅极电极两侧的鳍型有源图案上;以及鳍间隔物,在鳍型有源图案的侧壁上,该鳍间隔物具有低介电常数并在器件隔离层和抬高的源极/漏极之间。
-
公开(公告)号:CN111244091B
公开(公告)日:2023-10-31
申请号:CN202010063437.5
申请日:2016-03-29
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 本公开提供制造半导体器件的方法。一种方法包括:在基板第一区域形成多个第一有源鳍和第一牺牲栅结构;在基板第二区域形成多个第二有源鳍和第二牺牲栅结构;在各第一牺牲栅结构侧壁上形成包括第一间隔物和第一牺牲间隔物的第一初级间隔物;第一初级间隔物作为蚀刻掩模蚀刻第一有源鳍上部以在第一牺牲栅结构两侧形成第一凹槽区域;去除第一牺牲间隔物;在第一凹槽区域中外延生长第一嵌入源/漏区;在各第二牺牲栅结构侧壁上形成包括第二和第三间隔物和第二牺牲间隔物的第二初级间隔物;第二初级间隔物作为蚀刻掩模蚀刻第二有源鳍上部以在第二牺牲栅结构两侧形成第二凹槽区域;去除第二牺牲间隔物;在第二凹槽区域中外延生长第二嵌入源/漏区。
-
公开(公告)号:CN115966571A
公开(公告)日:2023-04-14
申请号:CN202211235733.4
申请日:2022-10-10
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 一种半导体器件可以包括:衬底上的第一有源区和第二有源区;分别在第一有源区和第二有源区上的第一绝缘结构和第二绝缘结构;在第一绝缘结构和第二绝缘结构中的每一个上竖直堆叠的沟道层;第一栅结构和第二栅结构,分别与第一有源区和第二有源区相交并围绕沟道层;第一源/漏区和第二源/漏区,掺杂有不同导电类型杂质,第一源/漏区和第二源/漏区分别位于第一栅结构和第二栅结构的至少一侧并接触沟道层,并且第一绝缘结构和第二绝缘结构中的每一个的至少一部分沿着第一源/漏区和第二源/漏区中的对应源/漏区的侧表面向上延伸。
-
公开(公告)号:CN107123685B
公开(公告)日:2020-11-10
申请号:CN201710281354.1
申请日:2016-04-25
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L21/8234 , H01L27/088 , H01L29/06 , H01L29/08 , H01L29/16 , H01L29/161 , H01L29/165 , H01L29/417
Abstract: 一种半导体器件包括衬底、从所述衬底突出的有源鳍以及布置在所述有源鳍的上表面上的非对称菱形源极/漏极。所述源极/漏极包括第一晶体生长部分和第二晶体生长部分,第二晶体生长部分与第一晶体生长部分共享一个平面,并且第二晶体生长部分的下表面布置在比第一晶体生长部分的下表面更低的水平高度上。
-
公开(公告)号:CN109980012A
公开(公告)日:2019-07-05
申请号:CN201811462559.0
申请日:2018-11-30
Applicant: 三星电子株式会社 , 成均馆大学校产学协力团
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 一种半导体器件包括:衬底;衬底上的栅电极;栅电极的侧壁上的栅极间隔物;穿透栅电极和栅极间隔物的有源图案;以及外延图案,与有源图案和栅极间隔物接触。栅电极在第一方向上延伸。栅极间隔物包括半导体材料层。有源图案在与第一方向交叉的第二方向上延伸。
-
公开(公告)号:CN109216460A
公开(公告)日:2019-01-15
申请号:CN201810688390.4
申请日:2018-06-28
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/165 , H01L29/04 , H01L21/336
Abstract: 提供了一种半导体器件,包括:在包括负沟道场效应晶体管(nFET)区域和正沟道场效应晶体管(pFET)区域的衬底上的鳍结构;在鳍结构上的栅极结构;以及与栅极结构相邻的源极/漏极结构,其中形成在nFET区域中的源极/漏极结构是包括浓度为大约1.8×1021/cm3或更高的n型杂质的外延层,在源极/漏极结构的外部分中包括硅(Si)和锗(Ge),并且在源极/漏极结构的内部分中包括Si但不包括Ge,其中源极/漏极结构的与最上表面接触的倾斜表面与鳍结构的顶表面形成约54.7°的角度。
-
公开(公告)号:CN107039507A
公开(公告)日:2017-08-11
申请号:CN201611034830.1
申请日:2016-11-18
Applicant: 三星电子株式会社
IPC: H01L29/417 , H01L29/423 , H01L29/78
CPC classification number: H01L27/1104 , H01L21/823431 , H01L23/485 , H01L23/5283 , H01L27/0886 , H01L29/0847 , H01L29/161 , H01L29/41791 , H01L29/456 , H01L29/66545 , H01L29/7848 , H01L29/78 , H01L29/41725 , H01L29/42316
Abstract: 一种半导体器件可以包括第一有源鳍、多个第二有源鳍、第一源/漏极层结构以及第二源/漏极层结构。第一有源鳍可以在基板的第一区域上。第二有源鳍可以在基板的第二区域上。第一栅结构和第二栅结构可以分别在第一有源鳍和第二有源鳍上。第一源/漏极层结构可以在第一有源鳍的与第一栅结构相邻的部分上。第二源/漏极层结构可以共同地接触第二有源鳍的邻近于第二栅结构的上表面,第二源/漏极层结构的顶表面可以比第一源/漏极层状结构的顶表面到基板的表面更远离基板的表面。
-
-
-
-
-
-