公开(公告)号：CN109216460A

公开(公告)日：2019-01-15

申请号：CN201810688390.4

申请日：2018-06-28

Applicant: 三星电子株式会社

Inventor： 金东宇 ,  卢炫昊 ,  金容丞 ,  申东石 ,  李宽钦 ,  曹裕英

IPC: H01L29/78 ,  H01L29/165 ,  H01L29/04 ,  H01L21/336

Abstract: 提供了一种半导体器件，包括：在包括负沟道场效应晶体管(nFET)区域和正沟道场效应晶体管(pFET)区域的衬底上的鳍结构；在鳍结构上的栅极结构；以及与栅极结构相邻的源极/漏极结构，其中形成在nFET区域中的源极/漏极结构是包括浓度为大约1.8×1021/cm3或更高的n型杂质的外延层，在源极/漏极结构的外部分中包括硅(Si)和锗(Ge)，并且在源极/漏极结构的内部分中包括Si但不包括Ge，其中源极/漏极结构的与最上表面接触的倾斜表面与鳍结构的顶表面形成约54.7°的角度。

公开(公告)号：CN109216460B

公开(公告)日：2022-06-21

申请号：CN201810688390.4

申请日：2018-06-28

Applicant: 三星电子株式会社

Inventor： 金东宇 ,  卢炫昊 ,  金容丞 ,  申东石 ,  李宽钦 ,  曹裕英

IPC: H01L29/78 ,  H01L29/165 ,  H01L29/04 ,  H01L21/336

Abstract: 提供了一种半导体器件，包括：在包括负沟道场效应晶体管(nFET)区域和正沟道场效应晶体管(pFET)区域的衬底上的鳍结构；在鳍结构上的栅极结构；以及与栅极结构相邻的源极/漏极结构，其中形成在nFET区域中的源极/漏极结构是包括浓度为大约1.8×1021/cm3或更高的n型杂质的外延层，在源极/漏极结构的外部分中包括硅(Si)和锗(Ge)，并且在源极/漏极结构的内部分中包括Si但不包括Ge，其中源极/漏极结构的与最上表面接触的倾斜表面与鳍结构的顶表面形成约54.7°的角度。

公开(公告)号：CN117936541A

公开(公告)日：2024-04-26

申请号：CN202311371661.0

申请日：2023-10-23

Applicant: 三星电子株式会社

Inventor： 慎一揆 ,  卢炫昊 ,  洪祥现 ,  金相溶 ,  金亨俊

IPC: H01L27/088 ,  H01L27/02

Abstract: 公开了一种半导体装置和一种制造半导体装置的方法。该半导体装置包括在衬底的第一区域上的第一晶体管，以及在衬底的第二区域上的第二晶体管。第一晶体管包括第一栅极绝缘层，该第一栅极绝缘层包括顺序地堆叠在第一半导体沟道层中的每一个上的第一界面绝缘层、第一下高κ电介质层和第一复合电介质层。第二晶体管包括第二栅极绝缘层，第二栅极绝缘层包括顺序地堆叠在第二半导体沟道层中的每一个上的第二界面绝缘层、第二下高κ电介质层、第二复合电介质层和第二上高κ电介质层。第一下高κ电介质层和第二下高κ电介质层包括第一金属元素，第二上高κ电介质层包括第二金属元素，并且第一复合电介质层和第二复合电介质层包括第一金属元素和第二金属元素两者。

公开(公告)号：CN118366960A

公开(公告)日：2024-07-19

申请号：CN202311592618.7

申请日：2023-11-27

Applicant: 三星电子株式会社

Inventor： 卢炫昊 ,  慎一揆 ,  金相溶 ,  金瑜彬

IPC: H01L23/528 ,  H01L27/088 ,  H01L29/06 ,  H01L29/41

Abstract: 一种集成电路器件包括：绝缘结构；源极/漏极区，位于所述绝缘结构上；成对的底半导体片，在第一水平方向上彼此间隔开，所述源极/漏极区位于所述成对的底半导体片之间；成对的沟道区，与所述绝缘结构间隔开，所述底半导体片位于所述成对的沟道区与所述绝缘结构之间；成对的栅极线，位于所述底半导体片上并且分别在所述成对的沟道区上延伸，并且在与所述第一水平方向垂直的第二水平方向上纵长地延伸；以及背侧接触结构，延伸穿过所述绝缘结构以接触所述源极/漏极区的底表面，所述背侧接触结构包括在所述第一水平方向上的宽度朝向所述源极/漏极区增大的第一接触部分和在所述第一水平方向上的宽度朝向所述源极/漏极区减小的第二接触部分。