-
公开(公告)号:CN107017229B
公开(公告)日:2022-08-16
申请号:CN201610847066.3
申请日:2016-09-23
Applicant: 三星电子株式会社
Inventor: 权杜原
IPC: H01L23/538 , H01L25/04 , H01L27/146
Abstract: 本公开涉及半导体器件。一种半导体器件包括:包括由第一通路互连的多个第一金属层的第一集成电路衬底;以及在第一集成电路衬底上且包括由第二通路互连的第二金属层的第二集成电路衬底。绝缘层被布置在第一集成电路衬底和第二集成电路衬底之间,连接区被布置在绝缘层中并且将第一金属层中的第一个电连接到第二金属层中的第一个。所述器件还包括在第二集成电路衬底上的键合焊盘以及从键合焊盘延伸并进入第二集成电路衬底内以接触第二金属层中的第二个的贯通通路。贯通通路被安置从而不重叠第一通路、第二通路和连接区中的至少一个。制造这样的器件的方法也被描述。
-
公开(公告)号:CN107017271A
公开(公告)日:2017-08-04
申请号:CN201611051121.4
申请日:2016-11-24
Applicant: 三星电子株式会社
IPC: H01L27/146
CPC classification number: H01L25/0657 , B60H1/00764 , B60H1/00828 , B60H1/321 , B60H2001/3248 , B60H2001/3258 , B60K11/06 , F01P7/048 , F01P11/20 , F01P2050/24 , H01L24/02 , H01L24/16 , H01L24/17 , H01L24/32 , H01L24/73 , H01L27/14634 , H01L27/14636 , H01L27/1464 , H01L27/14643 , H01L2224/02331 , H01L2224/16014 , H01L2224/16145 , H01L2224/17106 , H01L2224/32012 , H01L2224/32145 , H01L2224/48091 , H01L2224/73203 , H01L2225/06513 , H01L2225/06524 , H01L2225/06541 , H01L2225/06548 , H01L2225/06565 , H01L2924/00014
Abstract: 一种半导体器件包括芯片层叠结构,该芯片层叠结构包括第一半导体芯片和堆叠在第一半导体芯片上的第二半导体芯片。第一半导体芯片包括第一基板、在第一基板的前表面上的第一电路层、和设置在第一电路层上并包括电连接到第一电路层的第一金属垫的第一连接层。第二半导体芯片包括第二基板、在第二基板的前表面上的第二电路层、和设置在第二电路层上并包括电连接到第二电路层的第二金属垫的第二连接层。第一连接层面对第二连接层。第一金属垫和第二金属垫彼此接触以将第一和第二半导体芯片彼此联接。
-
公开(公告)号:CN117641963A
公开(公告)日:2024-03-01
申请号:CN202311100420.2
申请日:2023-08-29
Applicant: 三星电子株式会社
IPC: H10K39/32 , H10K39/38 , H01L27/146
Abstract: 一种图像传感器,包括具有第一表面和与第一表面相对的第二表面的下基底,设置在第一表面上的下电路器件,电连接到第一表面上的下电路器件的下布线结构,在第二表面上的下键合垫,在下键合垫和下布线结构之间穿过下基底的下键合过孔,设置在第一表面上并接触下键合过孔的着陆结构,在下键合垫上键合到下键合垫的上键合垫以及设置在上键合垫上并包括光电转换器件的上基底。着陆结构的至少一部分水平重叠下电路器件。
-
公开(公告)号:CN115440754A
公开(公告)日:2022-12-06
申请号:CN202210603744.7
申请日:2022-05-30
Applicant: 三星电子株式会社
IPC: H01L27/146 , H04N5/369
Abstract: 提供的是一种图像传感器,包括:第一层,包括第一半导体衬底和设置在第一半导体衬底上的第一布线层;第二层,包括第二半导体衬底和设置在第二半导体衬底上的第二布线层,并且设置在第一层上,使得第一布线层和第二布线层在第一方向上彼此相对;多个第一接合结构,基于第一接合金属与第二接合金属接触来将第一层接合到第二层;第三层,包括第三半导体衬底和设置在第三半导体衬底上的第三布线层,并且接合到第二层,使得第二半导体衬底和第三布线层在第一方向上彼此相对;以及多个第二接合结构,从第二布线层延伸,并且基于穿透第二半导体衬底的接合通路与暴露于第三布线层的表面的第三接合金属接触来将第二层接合到第三层。
-
公开(公告)号:CN112788261A
公开(公告)日:2021-05-11
申请号:CN202011221280.0
申请日:2020-11-05
Applicant: 三星电子株式会社
IPC: H04N5/369 , H04N5/378 , H01L27/146
Abstract: 本公开提供了一种图像传感器,该图像传感器包括第一层,该第一层包括呈像素阵列的像素、以及配置为控制像素阵列的第一逻辑电路。每个像素包括配置为响应光而产生电荷的至少一个光电二极管和配置为产生与所述电荷对应的像素信号的像素电路。第二层包括连接到像素阵列和第一逻辑电路的第二逻辑电路,并且在第一层上。第三层包括电连接到像素和第一逻辑电路中的至少一个的存储元件、以及在其中包括该存储元件的绝缘层。绝缘层的下表面附接到第一层的上部,并且绝缘层的上表面附接到第二层的下部。
-
公开(公告)号:CN106910757B
公开(公告)日:2020-10-23
申请号:CN201610971763.X
申请日:2016-10-28
Applicant: 三星电子株式会社
IPC: H01L27/146 , H01L23/488
Abstract: 层叠型半导体器件包括下部器件和设置在下部器件上的上部器件。下部器件包括下基板、在下基板上的下部互连、在下部互连上的下部焊垫、以及覆盖下部互连的侧表面和下部焊垫的侧表面的下部层间绝缘层。上部器件包括上基板、在上基板下面的上部互连、在上部互连下面的上部焊垫、以及覆盖上部互连的侧表面和上部焊垫的侧表面的上部层间绝缘层。每个焊垫具有厚部分和薄部分。焊垫的薄部分接合到彼此,下部焊垫的厚部分接触上部层间绝缘层的底部,上部焊垫的厚部分接触下部层间绝缘层的顶部。
-
公开(公告)号:CN111415952A
公开(公告)日:2020-07-14
申请号:CN201911375158.6
申请日:2019-12-27
Applicant: 三星电子株式会社
IPC: H01L27/146
Abstract: 一种图像传感器包括:半导体基板,具有第一表面和第二表面,该半导体基板包括具有光电转换区的像素区;第一导电图案,在第一沟槽中,该第一沟槽限定像素区并从第一表面朝向第二表面延伸;第二导电图案,在第二沟槽中,该第二沟槽比第一沟槽浅并被限定在像素区的第一表面上的多个有源图案之间;在所述多个有源图案上的传输晶体管和多个逻辑晶体管;以及导电线,在第二表面上并电连接到第一导电图案。
-
公开(公告)号:CN112788261B
公开(公告)日:2025-04-11
申请号:CN202011221280.0
申请日:2020-11-05
Applicant: 三星电子株式会社
Abstract: 本公开提供了一种图像传感器,该图像传感器包括第一层,该第一层包括呈像素阵列的像素、以及配置为控制像素阵列的第一逻辑电路。每个像素包括配置为响应光而产生电荷的至少一个光电二极管和配置为产生与所述电荷对应的像素信号的像素电路。第二层包括连接到像素阵列和第一逻辑电路的第二逻辑电路,并且在第一层上。第三层包括电连接到像素和第一逻辑电路中的至少一个的存储元件、以及在其中包括该存储元件的绝缘层。绝缘层的下表面附接到第一层的上部,并且绝缘层的上表面附接到第二层的下部。
-
公开(公告)号:CN109728012B
公开(公告)日:2023-10-27
申请号:CN201811210354.3
申请日:2018-10-17
Applicant: 三星电子株式会社
IPC: H01L27/146
Abstract: 提供了一种图像感测设备,该图像感测设备包括第一基底结构、第二基底结构和存储器芯片。第一基底结构包括具有光电转换元件的像素区域。第二基底结构包括连接到第一基底结构的第一表面和与第一表面相对的第二表面,并且还包括电路区域以驱动像素区域。存储器芯片安装在第二基底结构的第二表面上。第一基底结构和第二基底结构通过穿过第一基底结构的第一连接过孔电连接。第二基底结构和存储器芯片通过穿过第二基底结构的一部分的第二连接过孔电连接。第一连接过孔和第二连接过孔在平面上位于不同位置处。
-
公开(公告)号:CN116525627A
公开(公告)日:2023-08-01
申请号:CN202310061278.9
申请日:2023-01-17
Applicant: 三星电子株式会社
IPC: H01L27/146
Abstract: 一种图像传感器,包括第一结构和在竖直方向上堆叠在第一结构上的第二结构,第一结构包括分别与第一浮置扩散区域和第二浮置扩散区域电连接的第一像素焊盘和第二像素焊盘以及在第一像素焊盘与第二像素焊盘之间贯穿并且与第一接地结构电连接的第一耦合抑制线,第二结构包括分别与第一源极跟随器栅极和第二源极跟随器栅极电连接的第三像素焊盘和第四像素焊盘以及在第三像素焊盘与第四像素焊盘之间贯穿并且与第二接地结构电连接的第二耦合抑制线。
-
-
-
-
-
-
-
-
-