公开(公告)号：CN109273451A

公开(公告)日：2019-01-25

申请号：CN201810784256.4

申请日：2018-07-17

Applicant: 三星电子株式会社

Inventor： 具池谋 ,  朴庆晋 ,  朴玄睦 ,  李秉一 ,  李晫 ,  车俊昊

IPC: H01L27/11551 ,  H01L27/11578 ,  H01L29/423

Abstract: 一种半导体器件包括第一栅电极，第一栅电极包括第一下电极、设置在第一下电极之上并包括第一垫区域的第一上电极、以及设置在第一下电极与第一上电极之间的一个或更多个第一中间电极。第二栅电极包括第二下电极、设置在第二下电极之上的第二上电极、以及设置在第二下电极与第二上电极之间的一个或更多个第二中间电极。第二栅电极顺序地堆叠在第一上电极之上，同时暴露第一垫区域。第一下电极在第一方向上比第一上电极更进一步延伸第一长度。第二下电极在第一方向上比第二上电极更进一步延伸不同于第一长度的第二长度。

公开(公告)号：CN110349970B

公开(公告)日：2024-07-23

申请号：CN201910275755.5

申请日：2019-04-08

Applicant: 三星电子株式会社

Inventor： 朴庆晋 ,  姜书求 ,  曹权纯 ,  金森宏治

IPC: H10B43/27 ,  H10B43/35

Abstract: 公开了一种半导体存储器件，包括：位于第一衬底上的外围电路结构；位于所述外围电路结构上的第二衬底；位于所述第二衬底上并且包括多个栅电极的堆叠结构；穿透所述堆叠结构和所述第二衬底的贯穿电介质图案；以及位于所述第二衬底的顶表面上的垂直支撑件，所述垂直支撑件从所述第二衬底的顶表面垂直延伸并穿透所述堆叠结构和所述贯穿电介质图案。

公开(公告)号：CN110190061B

公开(公告)日：2024-01-05

申请号：CN201811541493.4

申请日：2018-12-17

Applicant: 三星电子株式会社

Inventor： 洪祥准 ,  朴庆晋

IPC: H10B43/35 ,  H10B43/20 ,  H10B41/35 ,  H10B41/20

Abstract: 本公开提供了三维半导体存储器件。一种半导体存储器件包括单元阵列区，该单元阵列区包括堆叠结构和在堆叠结构之间延伸的字线切割区。此外，半导体存储器件包括与单元阵列区成堆叠并包括支撑结构的外围电路区。

公开(公告)号：CN112271180B

公开(公告)日：2021-12-28

申请号：CN202011037677.4

申请日：2018-07-17

Applicant: 三星电子株式会社

Inventor： 具池谋 ,  朴庆晋 ,  朴玄睦 ,  李秉一 ,  李晫 ,  车俊昊

IPC: H01L27/11565 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11524 ,  H01L27/11575 ,  H01L27/11582 ,  H01L29/423

Abstract: 一种半导体器件包括第一栅电极，第一栅电极包括第一下电极、设置在第一下电极之上并包括第一垫区域的第一上电极、以及设置在第一下电极与第一上电极之间的一个或更多个第一中间电极。第二栅电极包括第二下电极、设置在第二下电极之上的第二上电极、以及设置在第二下电极与第二上电极之间的一个或更多个第二中间电极。第二栅电极顺序地堆叠在第一上电极之上，同时暴露第一垫区域。第一下电极在第一方向上比第一上电极更进一步延伸第一长度。第二下电极在第一方向上比第二上电极更进一步延伸不同于第一长度的第二长度。

公开(公告)号：CN111312715A

公开(公告)日：2020-06-19

申请号：CN201910836005.0

申请日：2019-09-05

Applicant: 三星电子株式会社

Inventor： 朴株院 ,  朴庆晋 ,  金光洙

IPC: H01L27/11551 ,  H01L27/11524 ,  H01L27/11578 ,  H01L27/1157

Abstract: 提供一种半导体器件。该半导体器件包括基板和堆叠结构，在该堆叠结构中多个绝缘层和多个电极层交替地堆叠在基板上。半导体器件包括穿过堆叠结构的多个虚设沟道结构。此外，半导体器件包括接触结构，该接触结构与所述多个虚设沟道结构中的与其相邻的至少一个接触，并与所述多个电极层中的一个接触。

公开(公告)号：CN110391174A

公开(公告)日：2019-10-29

申请号：CN201910130971.0

申请日：2019-02-20

Applicant: 三星电子株式会社

Inventor： 林根元 ,  李明根 ,  白石千 ,  朴庆晋

IPC: H01L21/762 ,  H01L21/768 ,  H01L29/06

Abstract: 一种制造半导体器件的方法包括在衬底上形成基底层。在基底层上形成结构层。该结构层包括至少一个材料层。在基底层上形成结构图案。结构图案包括在第一方向上延伸的第一沟槽和在垂直于第一方向的第二方向上延伸并具有交叉部分的第二沟槽。第二沟槽连接到第一沟槽。该结构图案还包括基底图案，该基底图案具有在第二沟槽的交叉部分处从基底层的表面向下凹陷的凹陷部分。

公开(公告)号：CN214542223U

公开(公告)日：2021-10-29

申请号：CN202120714645.7

申请日：2021-04-08

Applicant: 三星电子株式会社

Inventor： 申载勋 ,  金江旻 ,  朴庆晋 ,  宋承砇 ,  申重植 ,  林根元

IPC: H01L23/538 ,  H01L27/11524 ,  H01L27/1157 ,  H01L21/768

Abstract: 一种竖直存储器装置包括栅电极结构、沟道、绝缘图案结构、蚀刻停止结构和穿通孔。栅电极结构包括在基本垂直于衬底的上表面的第一方向上在衬底上彼此间隔开的栅电极，所述栅电极中的每一个在基本平行于衬底的上表面的第二方向上延伸。沟道在第一方向上延伸穿过栅电极结构。绝缘图案结构延伸穿过栅电极结构。蚀刻停止结构延伸穿过栅电极结构，并且包围绝缘图案结构的至少一部分侧壁，并且蚀刻停止结构包括填充图案和填充图案的侧壁上的蚀刻停止图案。穿通孔在第一方向上延伸穿过绝缘图案结构。