公开(公告)号：CN110349970A

公开(公告)日：2019-10-18

申请号：CN201910275755.5

申请日：2019-04-08

Applicant: 三星电子株式会社

Inventor： 朴庆晋 ,  姜书求 ,  曹权纯 ,  金森宏治

IPC: H01L27/11582 ,  H01L27/1157

Abstract: 公开了一种半导体存储器件，包括：位于第一衬底上的外围电路结构；位于所述外围电路结构上的第二衬底；位于所述第二衬底上并且包括多个栅电极的堆叠结构；穿透所述堆叠结构和所述第二衬底的贯穿电介质图案；以及位于所述第二衬底的顶表面上的垂直支撑件，所述垂直支撑件从所述第二衬底的顶表面垂直延伸并穿透所述堆叠结构和所述贯穿电介质图案。

公开(公告)号：CN110349970B

公开(公告)日：2024-07-23

申请号：CN201910275755.5

申请日：2019-04-08

Applicant: 三星电子株式会社

Inventor： 朴庆晋 ,  姜书求 ,  曹权纯 ,  金森宏治

IPC: H10B43/27 ,  H10B43/35

Abstract: 公开了一种半导体存储器件，包括：位于第一衬底上的外围电路结构；位于所述外围电路结构上的第二衬底；位于所述第二衬底上并且包括多个栅电极的堆叠结构；穿透所述堆叠结构和所述第二衬底的贯穿电介质图案；以及位于所述第二衬底的顶表面上的垂直支撑件，所述垂直支撑件从所述第二衬底的顶表面垂直延伸并穿透所述堆叠结构和所述贯穿电介质图案。

公开(公告)号：CN109755249B

公开(公告)日：2024-04-19

申请号：CN201811321330.5

申请日：2018-11-07

Applicant: 三星电子株式会社

Inventor： 金森宏治 ,  姜书求 ,  孙荣晥 ,  曹权纯

IPC: H10B41/35 ,  H10B41/41 ,  H10B41/27 ,  H10B43/35 ,  H10B43/40 ,  H10B43/27

Abstract: 一种三维半导体存储器件包括在半导体衬底上的外围逻辑结构。水平半导体层在外围逻辑结构上并包括单元阵列区和连接区。电极结构在水平半导体层上沿第一方向延伸，并在交叉第一方向的第二方向上间隔开。彼此相邻的成对的电极结构对称地设置以限定部分地暴露水平半导体层的接触区。贯通通路结构在接触区上并将电极结构连接到外围逻辑结构。每个电极结构包括在连接区上沿第一方向延伸的多个栅绝缘区。栅绝缘区在第一方向上具有彼此不同的长度。

公开(公告)号：CN110021605B

公开(公告)日：2024-12-03

申请号：CN201811462966.1

申请日：2018-11-30

Applicant: 三星电子株式会社

Inventor： 曹权纯 ,  姜书求 ,  孙荣晥 ,  金森宏治

IPC: H10B41/35 ,  H10B41/27 ,  H10B41/41 ,  H10B41/50 ,  H10B43/35 ,  H10B43/27 ,  H10B43/40 ,  H10B43/50 ,  H01L23/538

Abstract: 一种三维半导体存储器件包括：外围逻辑结构，包括设置在半导体衬底上的多个外围逻辑电路；水平半导体层，设置在外围逻辑结构上；电极结构，包括竖直地交替堆叠在水平半导体层上的多个电极和绝缘层；以及贯通互连结构，穿透电极结构和水平半导体层，并且包括连接到外围逻辑结构的贯通插塞。绝缘层中的第一绝缘层的侧壁与贯通插塞间隔开第一距离。电极中的第一电极的侧壁与贯通插塞间隔开大于第一距离的第二距离。

公开(公告)号：CN109755249A

公开(公告)日：2019-05-14

申请号：CN201811321330.5

申请日：2018-11-07

Applicant: 三星电子株式会社

Inventor： 金森宏治 ,  姜书求 ,  孙荣晥 ,  曹权纯

IPC: H01L27/11524 ,  H01L27/11529 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11582

Abstract: 一种三维半导体存储器件包括在半导体衬底上的外围逻辑结构。水平半导体层在外围逻辑结构上并包括单元阵列区和连接区。电极结构在水平半导体层上沿第一方向延伸，并在交叉第一方向的第二方向上间隔开。彼此相邻的成对的电极结构对称地设置以限定部分地暴露水平半导体层的接触区。贯通通路结构在接触区上并将电极结构连接到外围逻辑结构。每个电极结构包括在连接区上沿第一方向延伸的多个栅绝缘区。栅绝缘区在第一方向上具有彼此不同的长度。

公开(公告)号：CN110021605A

公开(公告)日：2019-07-16

申请号：CN201811462966.1

申请日：2018-11-30

Applicant: 三星电子株式会社

Inventor： 曹权纯 ,  姜书求 ,  孙荣晥 ,  金森宏治

IPC: H01L27/11524 ,  H01L27/11529 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582 ,  H01L23/538

Abstract: 一种三维半导体存储器件包括：外围逻辑结构，包括设置在半导体衬底上的多个外围逻辑电路；水平半导体层，设置在外围逻辑结构上；电极结构，包括竖直地交替堆叠在水平半导体层上的多个电极和绝缘层；以及贯通互连结构，穿透电极结构和水平半导体层，并且包括连接到外围逻辑结构的贯通插塞。绝缘层中的第一绝缘层的侧壁与贯通插塞间隔开第一距离。电极中的第一电极的侧壁与贯通插塞间隔开大于第一距离的第二距离。