公开(公告)号：CN203277367U

公开(公告)日：2013-11-06

申请号：CN201320107342.4

申请日：2013-03-08

Applicant: 瑞萨电子株式会社

Inventor： 秦志康 ,  斋藤隆幸 ,  堀部裕史

IPC: H01L23/498

Abstract: 本实用新型提供一种即使在进行半导体装置的工作保证温度的高温化的情况下也能够提高半导体装置的可靠性的技术。在多个焊盘(PD1～PD3)之间设置间隙，在该间隙中填埋例如由氧化硅膜、氮化硅膜构成的玻璃涂层(GC1)。该玻璃涂层(GC1)为了确保焊盘(PD1～PD3)间的电绝缘性而设置，覆盖焊盘(PD1～PD3)的外缘部。另外，在焊盘(PD1～PD3)的外缘部中，以与被玻璃涂层(GC1)覆盖的区域的邻接的方式形成槽(DIT1)。

公开(公告)号：CN203191965U

公开(公告)日：2013-09-11

申请号：CN201320056290.2

申请日：2013-02-01

Applicant: 瑞萨电子株式会社

Inventor： 古谷壽章 ,  渡辺治 ,  近藤智

IPC: G06F11/07

CPC classification number: G06F11/0757 ,  G06F1/24 ,  G06F1/3203 ,  G06F1/3234 ,  G06F11/0721 ,  G06F11/079 ,  Y02D50/20

Abstract: 本实用新型涉及看门狗计时器电路、功率IC和看门狗监视系统。该看门狗计时器电路包括：配置为与计时器刷新指令同步地连续装载来自外部端子的数据信号且在其中保持来自外部端子的数据信号的装置；配置为让保持在其中的最近的多比特数据信号与预定义样式相同的状态为用于中断计时器计数操作的必要条件的装置；及配置为让相同的状态由于后续与计时器刷新指令同步地装载来自外部端子的数据信号而改变的状态为用于重新启动计时器计数操作的充分条件的装置。本实用新型可获得的优点为可防止看门狗计时器电路不必要地停止，且还使得即使在这种不必要的失控发生时也能够检测该事件以便由此确保看门狗计时器电路能够容易且迅速地恢复到它的可操作状态。

公开(公告)号：CN202957238U

公开(公告)日：2013-05-29

申请号：CN201220646210.4

申请日：2012-11-23

Applicant: 瑞萨电子株式会社

Inventor： 长濑宽和

IPC: H01L23/522

CPC classification number: H01F5/003 ,  H01F17/0013 ,  H01F2017/0046 ,  H01F2017/0073 ,  H01F2027/2809

Abstract: 本实用新型的一些实施例涉及变压器。第二电感器布置成与第一电感器相对并且绕中心轴旋转180°。第一电感器包括在第一布线层中同心地形成的多个导线，以及在第一区域中形成并且将第一导线与第二导线连接的第一交汇。第一交汇包括在第二布线层中形成的第一连接导线，以及将第一导线和第二导线与第一连接导线连接的第一中间层导线。第二电感器包括在第三布线层中同心地形成的多个导线，以及在第二区域中形成并且将第三导线与第四导线连接的第二交汇。第二交汇包括在第四布线层中形成的第二连接导线，以及将第三导线和第四导线与第二连接导线连接的第二中间层导线。

公开(公告)号：CN208589437U

公开(公告)日：2019-03-08

申请号：CN201820986413.5

申请日：2018-06-25

Applicant: 瑞萨电子株式会社

Inventor： 桥本千惠美 ,  矢山浩辅 ,  常野克己 ,  松崎智一

IPC: H01L23/64 ,  H01L27/02 ,  H01L27/08 ,  H03K3/011

Abstract: 本实用新型提供一种半导体装置。多晶硅电阻的模塑封装工艺结束后的电阻变动率大。为了能够实现高精度的修调，期望实现一种几乎不受到由于模塑封装工艺而在基板产生的应力的影响的电阻。电阻元件形成于多个布线层，具有第1导电层(51)、第2导电层(52)以及层间导电层(53)的重复图案，所述第1导电层(51)形成于第1布线层，所述第2导电层(52)形成于第2布线层，所述层间导电层(53)将第1导电层(51)与第2导电层(52)连接。(ESM)同样的发明创造已同日申请发明专利

公开(公告)号：CN208538858U

公开(公告)日：2019-02-22

申请号：CN201820923789.1

申请日：2018-06-14

Applicant: 瑞萨电子株式会社

Inventor： 工藤弘仪 ,  德田悟 ,  打矢聪

IPC: H01L27/088 ,  H01L23/528 ,  H01L21/8234 ,  H01L21/768

Abstract: 本实用新型提供半导体器件。一个实施方式的半导体器件具有：半导体衬底，其具有第一面、作为第一面的相反面的第二面；第一布线及第二布线，其配置在第一面之上；第一导电膜，其与第一布线电连接；和栅极电极。半导体衬底具有源极区域、漏极区域、漂移区域、体区域。漂移区域配置成在俯视时包围体区域。第一布线配置成在俯视时跨过漂移区域与体区域的边界，并且具有与漂移区域电连接的第一部分。第二布线与源极区域电连接。第一导电膜与第二布线绝缘且与该第二布线相对置。(ESM)同样的发明创造已同日申请发明专利

公开(公告)号：CN208157406U

公开(公告)日：2018-11-27

申请号：CN201820538939.7

申请日：2018-04-16

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一 ,  中柴康隆 ,  饭田哲也 ,  桑原慎一

IPC: H01L27/06 ,  H01L21/02

Abstract: 本实用新型提供一种半导体装置，其实现变压器的绝缘耐压的提高，而不会导致制造工序的复杂化。半导体装置能够利用电感耦合进行信号传送，其中，该半导体装置包括第1半导体芯片，所述第1半导体芯片具备：第1层间绝缘膜；布线层，形成于所述第1层间绝缘膜上；第2层间绝缘膜，覆盖所述布线层，且形成于所述第1层间绝缘膜上；第1电感器，形成于所述布线层；以及导体图案，形成于所述布线层，在所述第1层间绝缘膜与所述第2层间绝缘膜之间，形成有凹凸形状，所述凹凸形状包括彼此相邻的凸部和凹部，在所述凸部上配置有所述导体图案。(ESM)同样的发明创造已同日申请发明专利

公开(公告)号：CN207896072U

公开(公告)日：2018-09-21

申请号：CN201820290209.X

申请日：2018-03-01

Applicant: 瑞萨电子株式会社

Inventor： 佃龙明

IPC: H01L23/12 ,  H01L23/522 ,  H01L23/58

Abstract: 本实用新型提供一种电子装置，其目的在于提高电子装置的性能。电子装置(EDV1)的布线衬底(10)具备连接有半导体装置(半导体零件)(20)的衬底端子(12A)、形成于第一布线层且与衬底端子(12A)电连接的布线(11A)、形成于第二布线层且经由通路布线(VWA)与布线(11A)电连接的导体图案(MPc)、形成于第三布线层且被供给第一固定电位的导体图案(MPg)。导体图案(MPc)和导体图案(MPg)隔着绝缘层相互对置，导体图案(MPc)和导体图案MPg相互对置的区域的面积比布线(11A)的面积大。(ESM)同样的发明创造已同日申请发明专利

公开(公告)号：CN207474454U

公开(公告)日：2018-06-08

申请号：CN201721389338.6

申请日：2017-10-25

Applicant: 瑞萨电子株式会社

Inventor： 奥西敕子 ,  清原俊范

IPC: H01L23/495 ,  H01L23/31 ,  H01L21/60 ,  H01L21/603

CPC classification number: H01L24/46 ,  H01L21/565 ,  H01L23/293 ,  H01L23/3107 ,  H01L23/3114 ,  H01L23/4951 ,  H01L23/49524 ,  H01L23/49562 ,  H01L23/49575 ,  H01L24/09 ,  H01L24/49 ,  H01L24/85 ,  H01L2224/04042 ,  H01L2224/4807 ,  H01L2224/48175 ,  H01L2924/183

Abstract: 本实用新型提供一种半导体装置，提高半导体装置的性能。一实施方式的半导体装置具有丝线(12S1)，该丝线(12S1)在半导体芯片(10)的绝缘膜(13)形成的开口部(13H1)处在一个接合面(SEt1)的多个部位接合。而且，半导体装置具有以与接合面(SEt1)相接的方式将半导体芯片(10)及丝线(12S1)密封的密封体。而且，接合面(SEt1)中的与丝线(12S1)未重叠的部分的面积变小。(ESM)同样的发明创造已同日申请发明专利

公开(公告)号：CN205542791U

公开(公告)日：2016-08-31

申请号：CN201620121234.6

申请日：2016-02-15

Applicant: 瑞萨电子株式会社

Inventor： 大西贞之

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/10 ,  H01L29/72

CPC classification number: H01L27/0623 ,  H01L21/8249 ,  H01L29/0649 ,  H01L29/0692 ,  H01L29/0804 ,  H01L29/0813 ,  H01L29/402 ,  H01L29/41708 ,  H01L29/66272 ,  H01L29/732 ,  H01L29/735

Abstract: 本实用新型提供一种半导体器件，本实用新型的课题在于提高半导体器件的可靠性。半导体器件具有：半导体衬底、第一导电型的第一半导体区域、第一导电型的第二半导体区域、第二导电型的第三半导体区域、元件隔离绝缘膜、第一电极、层间绝缘膜、第一插塞、第二插塞及第三插塞等。在半导体衬底(SUB)上形成有p型阱(PW1)，在p型阱(PW1)内彼此分离地形成有n+型半导体区域(NR1)和p+型半导体区域(PR1)。n+型半导体区域(PR1)是双极型晶体管的发射极用的半导体区域，p型阱(PW1)及p+型半导体区域(PR1)是双极型晶体管的基极用的半导体区域。在n+型半导体区域(NR1)和p+型半导体区域(PR1)之间的元件隔离区域(LS)上形成有电极(FP)，电极(FP)的至少一部分埋入在形成于元件隔离区域(LS)的槽(TR)内。电极(FP)与n+型半导体区域(NR1)电连接。

公开(公告)号：CN205016506U

公开(公告)日：2016-02-03

申请号：CN201520364943.2

申请日：2015-05-29

Applicant: 瑞萨电子株式会社

Inventor： 柏崎智也

IPC: H01L23/13 ,  H01L23/49 ,  H01L23/31

CPC classification number: H01L24/85 ,  H01L23/3107 ,  H01L23/49503 ,  H01L23/49541 ,  H01L23/49551 ,  H01L24/06 ,  H01L24/29 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29339 ,  H01L2224/32245 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/49113 ,  H01L2224/73265 ,  H01L2224/83862 ,  H01L2924/07811 ,  H01L2924/10162 ,  H01L2924/10253 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/0665

Abstract: 一种半导体装置，提高半导体装置的可靠性。半导体装置(SD)包括半导体芯片(CH)、配置在半导体芯片(CH)的周围且具有主面和与其对置的背面的信号引线(SL)、将半导体芯片(CH)和信号引线的主面进行电连接的金属丝(BW)、对半导体芯片(CH)、信号引线(SL)及金属丝(BW)进行封装的由封装树脂构成的封装体(BD)。信号引线(SL)具有在信号引线(SL)的延伸方向上位于封装体(BD)内的一端、位于封装体(BD)外的另一端、信号引线(SL)的主面且连接有金属丝(BW)的金属丝连接区域(BC)，在一端和金属丝连接区域(BC)之间，在信号引线(SL)的主面具有内槽(GV1)。