公开(公告)号：CN113707646A

公开(公告)日：2021-11-26

申请号：CN202110559569.1

申请日：2021-05-21

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一 ,  中柴康隆 ,  桑原慎一

IPC: H01L23/64

Abstract: 本公开涉及一种半导体器件。该半导体器件包括：第一基板；形成在第一基板上的多层布线层；第一电感器，在平面图中，该第一电感器被形成为多层布线层上的曲折形状；以及第二电感器，在平面图中，该第二电感器被形成为多层布线层上的曲折形状，并且被布置为在平面图中与第一电感器靠近且与第一电感器不重叠。变压器由第一电感器和第二电感器来构造；并且在平面图中，第一电感器和第二电感器沿着第一方向延伸，第一基板的一侧在该第一方向上延伸。

公开(公告)号：CN108735735A

公开(公告)日：2018-11-02

申请号：CN201810338146.5

申请日：2018-04-16

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一 ,  中柴康隆 ,  饭田哲也 ,  桑原慎一

IPC: H01L27/06 ,  H01L21/02

Abstract: 本发明提供一种半导体装置及其制造方法，其实现变压器的绝缘耐压的提高，而不会导致制造工序的复杂化。半导体装置的制造方法包括如下工序：使形成于层间绝缘膜(IL4)上的导体膜图案化，在形成相互同层的线圈(CL1b)和导体图案(CP)之后，将线圈(CL1b)和导体图案(CP)作为掩模来对层间绝缘膜(IL4)的一部分进行蚀刻，而在层间绝缘膜(IL4)的表面形成凹凸形状(US)。

公开(公告)号：CN208157406U

公开(公告)日：2018-11-27

申请号：CN201820538939.7

申请日：2018-04-16

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一 ,  中柴康隆 ,  饭田哲也 ,  桑原慎一

IPC: H01L27/06 ,  H01L21/02

Abstract: 本实用新型提供一种半导体装置，其实现变压器的绝缘耐压的提高，而不会导致制造工序的复杂化。半导体装置能够利用电感耦合进行信号传送，其中，该半导体装置包括第1半导体芯片，所述第1半导体芯片具备：第1层间绝缘膜；布线层，形成于所述第1层间绝缘膜上；第2层间绝缘膜，覆盖所述布线层，且形成于所述第1层间绝缘膜上；第1电感器，形成于所述布线层；以及导体图案，形成于所述布线层，在所述第1层间绝缘膜与所述第2层间绝缘膜之间，形成有凹凸形状，所述凹凸形状包括彼此相邻的凸部和凹部，在所述凸部上配置有所述导体图案。(ESM)同样的发明创造已同日申请发明专利