公开(公告)号：CN105428414A

公开(公告)日：2016-03-23

申请号：CN201510520967.7

申请日：2015-08-21

Applicant: 瑞萨电子株式会社

Inventor： 渡边哲也 ,  宫森充 ,  常野克己 ,  清水卓

IPC: H01L29/78 ,  H01L21/768

CPC classification number: H01L29/41791 ,  H01L23/5226 ,  H01L29/0657 ,  H01L29/785 ,  H01L2029/7858 ,  H01L2924/13067 ,  H01L21/768

Abstract: 如下配置一种半导体器件，包括：两个鳍，具有矩形平行六面体形状并在X方向上平行布置；以及栅电极，经由栅极绝缘膜布置在鳍之上并在Y方向上延伸。首先，漏极插塞设置在位于栅电极的一侧上的漏极区域之上并且在Y方向上延伸。然后，两个源极插塞设置在位于栅电极的另一侧上的源极区域之上并在Y方向上延伸。此外，以移位方式布置漏极插塞，使其位置在Y方向上可以不与两个源极插塞重叠。根据这种结构，栅极-漏极电容可以小于栅极-源极电容，并且可以抑制基于密勒效应的电路延迟。此外，与漏极侧的电容相比，源极侧的电容增加，从而提高了电路操作的稳定性。

公开(公告)号：CN109148423A

公开(公告)日：2019-01-04

申请号：CN201810662239.3

申请日：2018-06-25

Applicant: 瑞萨电子株式会社

Inventor： 桥本千惠美 ,  矢山浩辅 ,  常野克己 ,  松崎智一

IPC: H01L23/64 ,  H01L27/02 ,  H01L27/08 ,  H03K3/011

CPC classification number: H03K3/011 ,  H01L23/5226 ,  H01L23/5228 ,  H01L23/53266 ,  H01L23/53271 ,  H01L27/0802 ,  H01L28/20 ,  H03K3/356113 ,  H01L27/0207

Abstract: 本发明提供一种半导体装置。多晶硅电阻的模塑封装工艺结束后的电阻变动率大。为了能够实现高精度的修调，期望实现一种几乎不受到由于模塑封装工艺而在基板产生的应力的影响的电阻。电阻元件形成于多个布线层，具有第1导电层(51)、第2导电层(52)以及层间导电层(53)的重复图案，所述第1导电层(51)形成于第1布线层，所述第2导电层(52)形成于第2布线层，所述层间导电层(53)将第1导电层(51)与第2导电层(52)连接。

公开(公告)号：CN208589437U

公开(公告)日：2019-03-08

申请号：CN201820986413.5

申请日：2018-06-25

Applicant: 瑞萨电子株式会社

Inventor： 桥本千惠美 ,  矢山浩辅 ,  常野克己 ,  松崎智一

IPC: H01L23/64 ,  H01L27/02 ,  H01L27/08 ,  H03K3/011

Abstract: 本实用新型提供一种半导体装置。多晶硅电阻的模塑封装工艺结束后的电阻变动率大。为了能够实现高精度的修调，期望实现一种几乎不受到由于模塑封装工艺而在基板产生的应力的影响的电阻。电阻元件形成于多个布线层，具有第1导电层(51)、第2导电层(52)以及层间导电层(53)的重复图案，所述第1导电层(51)形成于第1布线层，所述第2导电层(52)形成于第2布线层，所述层间导电层(53)将第1导电层(51)与第2导电层(52)连接。(ESM)同样的发明创造已同日申请发明专利