公开(公告)号：CN105428414A

公开(公告)日：2016-03-23

申请号：CN201510520967.7

申请日：2015-08-21

Applicant: 瑞萨电子株式会社

Inventor： 渡边哲也 ,  宫森充 ,  常野克己 ,  清水卓

IPC: H01L29/78 ,  H01L21/768

CPC classification number: H01L29/41791 ,  H01L23/5226 ,  H01L29/0657 ,  H01L29/785 ,  H01L2029/7858 ,  H01L2924/13067 ,  H01L21/768

Abstract: 如下配置一种半导体器件，包括：两个鳍，具有矩形平行六面体形状并在X方向上平行布置；以及栅电极，经由栅极绝缘膜布置在鳍之上并在Y方向上延伸。首先，漏极插塞设置在位于栅电极的一侧上的漏极区域之上并且在Y方向上延伸。然后，两个源极插塞设置在位于栅电极的另一侧上的源极区域之上并在Y方向上延伸。此外，以移位方式布置漏极插塞，使其位置在Y方向上可以不与两个源极插塞重叠。根据这种结构，栅极-漏极电容可以小于栅极-源极电容，并且可以抑制基于密勒效应的电路延迟。此外，与漏极侧的电容相比，源极侧的电容增加，从而提高了电路操作的稳定性。

公开(公告)号：CN101540324B

公开(公告)日：2012-10-17

申请号：CN200910128556.8

申请日：2009-03-18

Applicant: 瑞萨电子株式会社

Inventor： 前田敏 ,  关根康 ,  渡边哲也

IPC: H01L27/105 ,  H01L29/92 ,  H01L23/525

CPC classification number: H01L28/60 ,  H01L23/5223 ,  H01L27/0207 ,  H01L27/0629 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件，在半导体衬底(1)上形成MIM型电容元件，该MIM型电容元件在布线(M1～M5)的梳状金属图案形成电极。电容元件的下方配置有为了防止CMP工序中的小凹坑的虚拟栅极图案的导体图案(8b)和作为虚拟有源区域的有源区域(1b)，所述导体图案(8b)和有源区域(1b)通过与由布线(M1～M5)构成的屏蔽用的金属图案的连接来连接到固定电位。并且，导体图案(8b)及有源区域(1b)不与布线(M1～M5)的梳状金属图案平面重合。由此能提高具有电容元件的半导体器件的性能。

公开(公告)号：CN104465497A

公开(公告)日：2015-03-25

申请号：CN201410462257.9

申请日：2014-09-11

Applicant: 瑞萨电子株式会社

Inventor： 渡边哲也

IPC: H01L21/768 ,  H01L23/64

CPC classification number: H01L23/5223 ,  H01L21/32139 ,  H01L28/60 ,  H01L28/88 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明能抑制半导体装置的特性变化。在布置成彼此并行的导体图案CPA和导体图案CPB中，导体图案CPA被分为第一部分P1(A)和第二部分P2(A)，导体图案CPB同样被分为第一部分P1(B)和第二部分P2(B)。导体图案CPA的第一部分P1(A)和导体图案CPB的第二部分P2(B)通过使用相同的第一掩膜的第一图案化形成，而导体图案CPA的第二部分P2(A)和导体图案CPB的第一部分P1(B)通过使用相同的第二掩膜的第二图案化形成。