公开(公告)号：CN107408533A

公开(公告)日：2017-11-28

申请号：CN201580078318.4

申请日：2015-06-19

Applicant: 瑞萨电子株式会社

Inventor： 前田敏 ,  森下泰之 ,  田中正德

IPC: H01L21/822 ,  H01L27/04

CPC classification number: H01L27/0296 ,  H01L21/822 ,  H01L23/50 ,  H01L23/5286 ,  H01L27/0266 ,  H01L27/0288 ,  H01L27/04

Abstract: 半导体器件具备：与第一焊盘连接的第一输入输出电路；相对于第一输入输出电路配置在沿着芯片端部所构成的一条边的方向上且与第二焊盘连接的第二输入输出电路；和配置在第一输入输出电路及第二输入输出电路的外侧的芯片端部附近的ESD保护电路。ESD保护电路具备电阻、电容、反相器和N沟道晶体管。

公开(公告)号：CN119943810A

公开(公告)日：2025-05-06

申请号：CN202411528431.5

申请日：2024-10-30

Applicant: 瑞萨电子株式会社

Inventor： 森下泰之 ,  成田幸辉 ,  前田敏

IPC: H01L23/528 ,  H02H9/00 ,  H10D89/60

Abstract: 一种半导体设备，包括具有在表面上形成的多个层的半导体芯片。这里，在多个层中形成电源布线、接地布线、MOS晶体管、触发器电路，其中将电源电压供应给电源布线，将接地电压供应给接地布线，将MOS晶体管连接到电源布线和接地布线，以及触发器电路经由第一布线电连接到MOS晶体管的栅极电极。在第一层中形成MOS晶体管和触发器电路，在是第一层上层的第二层中形成第一布线，并且第一布线包括第一部分和第二部分，第一部分在第一方向上延伸，第二部分在相交于第一方向的第二方向上延伸并且电连接到第一部分。

公开(公告)号：CN107408533B

公开(公告)日：2022-02-08

申请号：CN201580078318.4

申请日：2015-06-19

Applicant: 瑞萨电子株式会社

Inventor： 前田敏 ,  森下泰之 ,  田中正德

IPC: H01L21/822 ,  H01L27/04

Abstract: 半导体器件具备：与第一焊盘连接的第一输入输出电路；相对于第一输入输出电路配置在沿着芯片端部所构成的一条边的方向上且与第二焊盘连接的第二输入输出电路；和配置在第一输入输出电路及第二输入输出电路的外侧的芯片端部附近的ESD保护电路。ESD保护电路具备电阻、电容、反相器和N沟道晶体管。

公开(公告)号：CN101540324B

公开(公告)日：2012-10-17

申请号：CN200910128556.8

申请日：2009-03-18

Applicant: 瑞萨电子株式会社

Inventor： 前田敏 ,  关根康 ,  渡边哲也

IPC: H01L27/105 ,  H01L29/92 ,  H01L23/525

CPC classification number: H01L28/60 ,  H01L23/5223 ,  H01L27/0207 ,  H01L27/0629 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件，在半导体衬底(1)上形成MIM型电容元件，该MIM型电容元件在布线(M1～M5)的梳状金属图案形成电极。电容元件的下方配置有为了防止CMP工序中的小凹坑的虚拟栅极图案的导体图案(8b)和作为虚拟有源区域的有源区域(1b)，所述导体图案(8b)和有源区域(1b)通过与由布线(M1～M5)构成的屏蔽用的金属图案的连接来连接到固定电位。并且，导体图案(8b)及有源区域(1b)不与布线(M1～M5)的梳状金属图案平面重合。由此能提高具有电容元件的半导体器件的性能。

公开(公告)号：CN101271893B

公开(公告)日：2011-11-23

申请号：CN200810006289.2

申请日：2008-02-05

Applicant: 瑞萨电子株式会社

Inventor： 前田敏 ,  原田英浩 ,  河野浩之

IPC: H01L27/04 ,  H01L23/522

CPC classification number: H01L29/94 ,  H01L23/5223 ,  H01L27/0805 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明实现电容元件的大容量化和半导体装置的小面积化此两者的并存。将种类彼此不同的多个电容元件堆积配置在半导体基板1上且并联连接。这些电容元件配置在相同平面区域内，且平面尺寸大致相同。下侧的电容元件可作为MOS型电容元件C1，所述MOS型电容元件C1是将设置在半导体基板1上的n型半导体区域4和隔着绝缘膜5而设置在n型半导体区域4上的上部电极6作为两个电极。在电容元件C1的上部配置有由配线M2～M6的梳状图案所形成的MIM型电容元件，并将此MIM型电容元件与电容元件C1并联连接。