公开(公告)号：CN1261974C

公开(公告)日：2006-06-28

申请号：CN03151253.4

申请日：2003-09-26

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 董业民 ,  王曦 ,  陈猛 ,  陈静

IPC: H01L21/00

Abstract: 本发明涉及了一种采用侧墙技术制备有纳米硅通道的埋氧的方法，属于微电子技术领域，依次包括纳米侧墙的生成，以侧墙为掩模刻蚀出阻挡离子注入的掩模，离子注入和高温退火等步骤，其特征在于：(1)采用常规工艺形成纳米侧墙，其厚度为30～100nm；(2)以侧墙为掩模刻蚀下层薄膜形成阻挡离子注入的掩模，厚度为100～800nm；(3)注入离子的能量为20～200keV，相应的剂量为1.0～7.0×1017cm-2，衬底温度为400～700℃；(4)退火温度为1200～1375℃，退火时间为1～24个小时，退火气氛为Ar与O2的混合气体，其中O2的含量为0.1%～20%。采用本发明的方法可以在不用电子束曝光的条件下制备在埋氧中有纳米硅通道的SOI材料，可以在CMOS和MEMS工艺中得到应用。

公开(公告)号：CN1779989A

公开(公告)日：2006-05-31

申请号：CN200510029987.0

申请日：2005-09-23

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 张恩霞 ,  张正选 ,  王曦 ,  陈静 ,  孙佳胤

IPC: H01L29/786 ,  H01L21/336

Abstract: 本发明涉及抗辐射加固的特殊体接触的SOIMOSFET及源漏极的注入方法。其特征在于在绝缘体上硅场效应晶体管结构中，源和漏的结深不同，漏极深度与顶层硅膜厚度一致，源极的结深小于顶层硅膜的厚度，体从源极下面与器件末端的体接触相连；对于n型金属氧化物半导体场效应晶体管与源极相邻的是重掺杂p型区域，用作体接触；且源、漏极分步注入形成。在浅源极下面引入重掺杂的体接触，这种体接触结构能够大幅度地减少辐射引起的背沟漏电流，因此具有抗总剂量辐射的优越性能，而且不用特殊制备氧化埋层，适用于商业化生产。

公开(公告)号：CN1687800A

公开(公告)日：2005-10-26

申请号：CN200510025136.9

申请日：2005-04-15

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 孙佳胤 ,  张正选 ,  王曦 ,  林成鲁 ,  陈静 ,  张恩霞

IPC: G01R31/26 ,  G01R31/27

Abstract: 本发明提供一种绝缘体上硅(SOI)的电学参数的表征方法，属于微电子与固体电子学、硅基集成光电子器件材料的一种表征方法。其特征在于所述的方法以四探针测试平台为基础，附加导电样品台，搭建起一套赝MOS(Metal－Oxide－Semiconductor：金属－氧化物－半导体)系统，采用类似于MOSFET的分析手段表征绝缘体上的硅材料的埋层氧化物电荷密度，界面态密度等电学参数。具有简便易行、成本低、测试过程迅速等优点，可以作为SOI材料规模化生产的在线表征方法。

公开(公告)号：CN1457088A

公开(公告)日：2003-11-19

申请号：CN03137307.0

申请日：2003-06-10

Applicant: 清华大学 ,  中国科学院上海微系统与信息技术研究所

Inventor： 李志坚 ,  田立林 ,  何平 ,  林羲 ,  董业民 ,  陈猛 ,  王曦

IPC: H01L21/336 ,  H01L21/84

Abstract: 本发明公开了属于微电子器件制造技术范围的一种沟道有热、电通道的SOI MOSFET器件制造工艺。这种工艺和体硅及SOI工艺完全兼容，只需在常规CMOS工艺基础上增加一块图形化注氧的掩膜版和在Si片上热生长或淀积注氧掩蔽层、用图形化注氧掩膜版光刻注氧掩蔽层、氧离子注入及高温退火形成掩埋SiO2层4个工艺步骤，制造出沟道有热、电通道结构的SOI MOSFET器件。该制造工艺简单、易控制，克服了SOI器件的浮体效应和自热效应，使SOI MOSFET器件的热稳定性和器件稳定工作的可靠性大大提高。

公开(公告)号：CN1431717A

公开(公告)日：2003-07-23

申请号：CN03115425.5

申请日：2003-02-14

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 董业民 ,  王曦 ,  陈猛 ,  陈静 ,  王湘

IPC: H01L29/78 ,  H01L27/12 ,  H01L21/336 ,  H01L21/84

Abstract: 本发明提出了一种降低全耗尽绝缘体上的硅(SOI)金属－氧化物－半导体场效应晶体管(MOSFET)源漏串联电阻的新结构，其特征在于源漏区的顶层硅比沟道区的顶层硅厚，从而有效地降低了源漏串联电阻；同时，源漏区和沟道区的表面在同一平面上。这种降低全耗尽SOI MOSFET源漏串联电阻的新结构是采用图形化注氧隔离(SIMOX)技术来实现的。方法之一是通过控制不同区域埋氧的深度使SOI MOSTET源漏区的顶层硅比沟道区的顶层硅厚；方法之二是通过控制不同区域埋氧的厚度使SOI MOSTET源漏区的顶层硅比沟道区的顶层硅厚。源漏区的顶层硅比沟道区的顶层硅厚30～100nm，可以有效地降低源漏串联电阻。

公开(公告)号：CN111435644B

公开(公告)日：2022-06-24

申请号：CN201910027378.3

申请日：2019-01-11

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 刘强 ,  俞文杰 ,  任青华 ,  陈治西 ,  刘晨鹤 ,  赵兰天 ,  陈玲丽 ,  王曦

IPC: H01L21/336 ,  H01L21/265 ,  H01L21/266 ,  H01L29/78 ,  H01L29/06 ,  H01L29/10

Abstract: 本发明提供一种环栅晶体管及其制备方法，方法包括：1)提供SOI衬底，其绝缘层中形成有凹槽；2)形成悬空并横跨于凹槽上的半导体纳米线结构；3)对半导体纳米线结构进行圆化及减薄；4)于半导体纳米线表面形成全包围式的栅介质层，于栅介质层表面形成栅电极层；5)以栅电极层作为掩膜，进行离子注入工艺以形成源区及漏区；6)去除栅电极层包围以外的栅介质层；7)于源区及漏区形成源电极及漏电极。本发明采用栅电极层作为掩膜进行源区及漏区的自对准注入，可有效提高工艺稳定性以及注入精度，并可有效降低工艺成本。本发明在制备半导体纳米线时，不需要进行各项同性的湿法腐蚀，可有效避免内凹性空腔的产生。

公开(公告)号：CN108875105B

公开(公告)日：2022-02-22

申请号：CN201710338860.X

申请日：2017-05-15

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  吕凯 ,  罗杰馨 ,  王曦

IPC: G06F30/39

Abstract: 本发明提供一种SOI晶体管四端口网络射频模型参数提取方法，包括以下步骤：1）依据YGG提取栅电阻Rg及栅电容Cgg；2）依据YGS提取栅源电容Cgs，并依据YGD提取栅漏电容Cgd；3）依据YGS、Rg、Cgs及Cgd提取源电阻Rs，并依据YGD、Rg、Cgs及Cgd提取漏电阻Rd；4）依据YBS提取源体二极管结电容Csb，并依据YBD提取漏体二极管结电容Cdb；5）依据YBB提取体电阻Rb；6）依据漏区埋氧层与衬底的Y参数提取衬底电阻；7）依据漏区埋氧层与衬底的Y参数及ZBB提取衬底电容；8）依据ZCdbox提取漏区埋氧层电容；9）依据源区埋氧层与衬底的Y参数及YSS提取源区埋氧层电容。本发明通可以利用Y参数或Z参数直接对所述SOI晶体管四端口网络射频模型参数进行提取。

公开(公告)号：CN111293212B

公开(公告)日：2021-11-16

申请号：CN201811495192.2

申请日：2018-12-07

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 刘强 ,  俞文杰 ,  陈治西 ,  刘晨鹤 ,  任青华 ,  赵兰天 ,  王曦

IPC: H01L43/08 ,  H01L43/14 ,  G11C11/16

Abstract: 本发明提供一种基于隧穿隔离层的磁性隧穿结器件及其制作方法，该器件包括：第一金属连接层，所述第一金属连接层形成于一CMOS电路基底上、第一金属过渡层、隧穿隔离底层、固定磁层、隧穿层、自由磁层、隧穿隔离顶层、第二金属过渡层以及第二金属连接层。本发明采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离‑转移工艺制作自由磁层，可以避免隧穿层不被溅射粒子损伤，提高隧穿层的质量。本发明的隧穿隔离层可有效隔绝金属过渡层与固定磁层以及自由磁层，使固定磁层、自由磁层与金属过渡层间没有界面态，以保证固定磁层、自由磁层良好的铁磁性能。

公开(公告)号：CN109904065B

公开(公告)日：2021-05-11

申请号：CN201910129433.X

申请日：2019-02-21

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 欧欣 ,  黄凯 ,  赵晓蒙 ,  李文琴 ,  鄢有泉 ,  李忠旭 ,  王曦

IPC: H01L21/18 ,  H01L29/06 ,  H01L21/02

Abstract: 本发明提供一种异质结构的制备方法，包括如下步骤：提供第一衬底，具有离子注入面；自离子注入面进行离子注入，以形成缺陷层；提供第二衬底，具有键合面，将键合面与离子注入面进行键合，得到初始键合结构；基于局部加热的方式对初始键合结构进行加热处理，以沿缺陷层剥离部分第一衬底，以在第二衬底上形成一衬底薄膜，得到包括第二衬底及衬底薄膜的异质结构。本发明基于局部加热的方式实现最终异质结构的制备，局部加热退火工艺可以降低键合结构中的热应力，提高制备过程中异质键合结构的稳定性，从而降低异质键合结构在退火剥离过程中的整体热应力和翘曲，本发明制备的单晶功能薄膜可以用于制备高性能的声学、光学和电学器件及各类传感器件等。

公开(公告)号：CN109166792B

公开(公告)日：2021-05-11

申请号：CN201810942371.X

申请日：2018-08-17

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 欧欣 ,  张师斌 ,  周鸿燕 ,  黄凯 ,  王成立 ,  王曦

IPC: H01L21/18 ,  H01L21/265 ,  H01L21/34 ,  H01L21/425 ,  H01L21/78 ,  H01L29/06

Abstract: 本发明提供一种基于应力补偿制备柔性单晶薄膜的方法及柔性单晶薄膜，制备包括：提供第一单晶衬底及第二单晶衬底，分别具有第一离子注入面及第二离子注入面；对第一单晶衬底进行第一离子注入，形成第一缺陷层，对第二单晶衬底进行第二离子注入，形成第二缺陷层；将第一离子注入面与第二离子注入面进行键合；沿第一缺陷层剥离得到第一单晶薄膜层，沿第二缺陷层剥离得到第二单晶薄膜层，获得柔性单晶薄膜。本发明采用对称应力补偿技术，制备了由第一单晶薄膜层及第二单晶薄膜层构成的柔性单晶薄膜，避免了制备的薄膜卷曲、碎裂的问题；使得可以得到具备超薄、超轻、柔性且可以自支撑特性的薄膜；可以通过本发明的方案制备得到大面积的柔性单晶薄膜。