-
公开(公告)号：CN1172376C
公开(公告)日：2004-10-20
申请号：CN01139288.6
申请日：2001-12-29
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种类似绝缘层上硅结构的材料及制备方法。其特征在于它具有Si/Si1-XGeX/SiO2/Si或Si1-XGeX/SiO2/Si的Si1-XGeX-OI结构，前者Ge组分恒定，一般小于30%；后者由递变Ge组分的Si1-XGeX缓冲层和Ge组分固定的Si1-XGeX层组成一种以外延和离子注入和键合技术，并利用特定的热处理工艺实现应变异质结结构的应变反转，从而得到高性能异质结MOSFET、MODFET等器件所需要的双轴张应变Si层。先在处理后的单晶Si衬底上外延一层Si1-XGeX薄层，注入H+离子或He+离子，注入能量为10keV～1MeV，剂量为1016～1017/cm2，形成气泡空腔层，利用键合工艺将另一片衬底材料于氧化硅片键合，在300～600℃下热处理，是键合片从气泡层处裂开，最后在800～1000℃、N2或Ar气氛中退火，加强键合，具有工艺简单、重复性和均匀性好的特点，且与常规硅集成电路工艺兼容。
-
公开(公告)号：CN1385906A
公开(公告)日：2002-12-18
申请号：CN02111828.0
申请日：2002-05-24
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种广义的绝缘体上半导体薄膜材料(SOI)及制备方法,属于微电子学领域。其特征在于利用氢、氦等离子注入与键合技术,形成以Si、SiC、SiGe、GaAs、InP、类金刚石等半导体薄膜材料为有源层,以SiO2、AlN、Al2O3、玻璃、石英等为绝缘埋层的新一代广义的SOI先进材料。这种结合了微电子领域的先进半导体材料与SOI技术的新型材料,在增加电路抗辐照性能、提高电路速度、降低功耗等方面具有重要的应用前景。
-
公开(公告)号：CN1359158A
公开(公告)日：2002-07-17
申请号：CN01139288.6
申请日：2001-12-29
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种类似绝缘层上硅结构的材料及制备方法。其特征在于它具有Si/SiGe/SiO2/Si或SiGe/SiO2/Si的SiGe－OI结构,前者Ge组分恒定,一般小于30%;后者由递变Ge组分的SiGe缓冲层和Ge组分固定的SiGe层组成一种以外延和离子注入和键合技术,并利用特定的热处理工艺实现应变异质结结构的应变反转,从而得到高性能异质结MOSFET、MODFET等器件所需要的双轴张应变Si层。先在处理后的单晶Si衬底上外延一层SiGe薄层,注入H+离子或He+离子,注入能量为10keV～1MeV,剂量为1016～1017/cm2,形成气泡空腔层,利用键合工艺将另一片衬底材料于氧化硅片键合,在300～600℃下热处理,是键合片从气泡层处裂开,最后在800～1000℃、N2或Ar气氛中退火,加强键合,具有工艺简单、重复性和均匀性好的特点,且与常规硅集成电路工艺兼容。
-
公开(公告)号：CN118782638A
公开(公告)日：2024-10-15
申请号：CN202410851399.8
申请日：2024-06-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/51 , H01L21/316 , H01L21/34 , B82Y10/00 , B82Y40/00
Abstract: 本发明涉及一种与二维材料兼容的单晶Al2O3介质及其集成器件，通过在单晶石墨烯/锗(110)衬底上范德华(vdW)外延单晶Al薄膜，将所述单晶Al薄膜从石墨烯/锗衬底上剥离并进行插层氧化，在所述单晶Al薄膜的下表面生成与二维材料兼容的单晶Al2O3介质。本发明得到的单晶Al2O3介质的栅极漏电流(J
-
公开(公告)号：CN113078054B
公开(公告)日：2024-06-18
申请号：CN202110320608.2
申请日：2021-03-25
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/285 , H01L21/28 , H01L29/43
Abstract: 本发明提供一种电极层的制备方法及半导体结构，该制备方法包括以下步骤：提供一基底，并依次形成石墨烯层、至少一电极层及支撑层；将由电极层及支撑层组成的叠层结构从石墨烯层表面机械剥离；将叠层结构转移至目标衬底，电极层与目标衬底的表面接触；去除支撑层，并使电极层留在目标衬底的表面。本发明通过在石墨烯上制作电极层，利用石墨烯与电极层间较弱的范德华接触易于剥离的特点，实现任意电极层的剥离，并转移至任意目标衬底形成范德华接触，扩展了电极层的可应用范围，减少了电极层制作过程对目标衬底材料的损伤，有助于提高器件性能，并降低电极层的制作成本。
-
Patent Agency Ranking
公开(公告)号：CN116053208A
公开(公告)日：2023-05-02
申请号：CN202310072253.9
申请日：2023-01-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/78 , H01L29/16 , H01L29/772
Abstract: 本发明涉及一种具有自对准结构的射频晶体管制备方法，包括：石墨烯生长、旋涂两种光刻胶、沉积铝和金、Lift‑off、自然氧化、沉积金形成自对准结构、旋涂转移胶、贴附过渡衬底、机械剥离(伴随铝的自氧化)、贴附目标衬底、范德华键合、解离清洗。本发明先在衬底上完成器件结构的预制备，然后整体剥离并转移至目标衬底上。全程对目标衬底未造成任何污染和损伤，大幅提高器件的电学性能。而且该方法与半导体工艺兼容，适于规模化应用。
-
公开(公告)号：CN113072099A
公开(公告)日：2021-07-06
申请号：CN202010006214.5
申请日：2020-01-03
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种TMDs二维材料薄膜、器件及制备方法，基于高温热分解法，将TMDs前驱体盐熔融，以形成与生长衬底的表面相接触的溶解盐层及位于溶解盐层上方的TMDs二维材料薄膜；由于溶解盐层的溶解性，只需采用溶液即可将TMDs二维材料薄膜与生长衬底分离，并在溶液中完成TMDs二维材料薄膜的转移，可提供操作便捷、工艺简单、无污染、安全性高、制备面积大以及性能好的TMDs二维材料薄膜及器件。
-
公开(公告)号：CN108933183B
公开(公告)日：2020-07-31
申请号：CN201810715873.9
申请日：2018-07-03
Applicant: 中国科学院上海微系统与信息技术研究所 , 中国科学院大学 , 复旦大学
IPC: H01L31/18 , H01L31/109 , H01L31/0352 , H01L31/028
Abstract: 本发明提供的基于硅‑石墨烯的光电探测器的制备方法，采用柔软的固定层作为光电探测器的衬底，提高了器件的柔性；另外采用SOI衬底作为制备探测器的前驱，使用SOI衬底的顶层硅以及石墨烯作为异质结，石墨烯只有一个原子厚度，同时顶层硅的厚度也很小，所以释放后，探测器的柔性效果更佳，进一步提高了整个器件的柔性，扩大了探测器的使用场景，使探测器可以应用到未来的可穿戴设备中；最后，SOI衬底的图形化加工及第一金属电极及第二金属电极的形成均与CMOS工艺兼容，从而大大简化了制备过程，降低成本。
-
公开(公告)号：CN111129113A
公开(公告)日：2020-05-08
申请号：CN201911346297.6
申请日：2019-12-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/06 , H01L29/16 , H01L21/329 , H01L29/86
Abstract: 本发明公开了一种石墨烯纳米带器件阵列及其制备方法，涉及微电子技术领域。本发明首先通过在具有10°偏角(100)晶面的锗衬底上生长一层石墨烯薄膜，并依次经过曝出点阵阵列、覆盖掩膜层、剥离并保留点阵孔洞里的掩膜、等离子体进行刻蚀掩膜层外的石墨烯、腐蚀掉保护层、退火并生长石墨烯纳米带阵列、曝出电极区域、制备电极，最终完成直接在半导体衬底上制备石墨烯纳米带器件阵列。相比于现有技术，本发明避免了掩膜刻蚀法制备石墨烯纳米带阵列带来的石墨烯载流子迁移率降低的问题，同时打开了石墨烯的带隙；而且，本发明采用的制备工艺与目前成熟的半导体工艺兼容，为石墨烯微电子器件的实际运用和大规模生产提供了可能。
-
公开(公告)号：CN106711019B
公开(公告)日：2019-10-18
申请号：CN201510792045.1
申请日：2015-11-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02
Abstract: 本发明提供一种利用可控缺陷石墨烯插入层制备金属‑半导体合金的方法，包括以下步骤：1）提供半导体衬底；2）在半导体衬底表面形成石墨烯；3）对石墨烯进行离子注入，以得到密度可控的缺陷石墨烯；4）在缺陷石墨烯表面形成金属层；5）对步骤4）得到的结构进行退火处理，形成金属‑半导体合金层。通过在半导体衬底与金属层之间形成石墨烯插入层，可以有效地改善半导体衬底与金属‑半导体合金层的界面的接触特性，外延得到的金属‑半导体合金层质量更好、性能更加稳定；石墨烯插入层具有较高的电子迁移率，可以有效地降低外延生长的金属‑半导体合金层电阻及半导体衬底与金属‑半导体合金层的接触电阻，从而提高其电学性能。
-
-
-
-
-
-
-
-
-
Search Results
321
records
(took 0.07 seconds)
