-
公开(公告)号：CN115528170A
公开(公告)日：2022-12-27
申请号：CN202210051032.9
申请日：2022-01-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L49/02 , H01L27/11502
Abstract: 提供了一种半导体装置及其制造方法。该方法包括在基板上沉积铁电层；进行第一游离物理沉积制程以在铁电层上沉积上电极层；图案化上电极层为上电极；以及图案化铁电层为铁电元件，位于上电极下方。
-
公开(公告)号：CN115527582A
公开(公告)日：2022-12-27
申请号：CN202210226124.6
申请日：2022-03-09
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C13/00
Abstract: 一种电阻式记忆体装置及对其进行程序化的方法，对一电阻式记忆体装置的记忆体单元进行程序化的方法包括将一电压脉冲序列施加至一记忆体单元以设定该记忆体单元的一逻辑状态。可将电压脉冲的一初始设定序列施加至该记忆体单元，随后是一改良电压脉冲，该改良电压脉冲的一振幅大于该初始设定序列的该振幅且在于一初始形成过程中使用的一电压脉冲的该振幅的±5％内。随后可施加振幅小于该改良电压脉冲的该振幅的额外电压脉冲。通过在包括多个电压脉冲的记忆体设定序列的中间或末尾施加一改良电压脉冲，一电阻式记忆体装置相对于使用习知程序化方法进行程序化的电阻式记忆体装置可具有一较大记忆体视窗及增强的数据保存。
-
公开(公告)号：CN104518085B
公开(公告)日：2017-12-05
申请号：CN201310746001.6
申请日：2013-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L45/00
CPC classification number: H01L45/124 , H01L27/2436 , H01L45/04 , H01L45/06 , H01L45/065 , H01L45/08 , H01L45/085 , H01L45/10 , H01L45/12 , H01L45/1206 , H01L45/1213 , H01L45/122 , H01L45/1226 , H01L45/1233 , H01L45/1246 , H01L45/1253 , H01L45/126 , H01L45/1266 , H01L45/1273 , H01L45/1286 , H01L45/1293 , H01L45/14 , H01L45/141 , H01L45/142 , H01L45/143 , H01L45/144 , H01L45/145 , H01L45/146 , H01L45/147 , H01L45/148 , H01L45/149 , H01L45/16 , H01L45/1608 , H01L45/1616 , H01L45/1625 , H01L45/1633 , H01L45/1641 , H01L45/165 , H01L45/1658 , H01L45/1666 , H01L45/1675 , H01L45/1683 , H01L45/1691
Abstract: 本发明涉及一种具有轴偏移或横向偏移的顶电极通孔（TEVA）和底电极通孔（BEVA）的电阻式随机存取存储器（RRAM）单元架构。具有同轴的TEVA和BEVA的传统RRAM单元能够引起高接触电阻变化率。本发明中的轴偏移的TEVA和BEVA促使TEVA远离RRAM单元上方的绝缘层，这样能够提高接触电阻变化率。本发明也涉及一种具有矩形RRAM单元的存储器件，该RRAM单元具有能够降低形成电压且提高数据保持的较大区域。本发明还公开了具有横向偏移的BEVA/TEVA的RRAM单元结构。
-
公开(公告)号：CN104659050B
公开(公告)日：2017-09-19
申请号：CN201410333765.7
申请日：2014-07-14
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L45/1233 , H01L27/2436 , H01L27/2463 , H01L45/06 , H01L45/08 , H01L45/085 , H01L45/12 , H01L45/122 , H01L45/124 , H01L45/1253 , H01L45/146 , H01L45/147 , H01L45/16 , H01L45/1666 , H01L45/1683
Abstract: 一种集成电路器件包括：形成在衬底上方的电阻式随机存取存储器(RRAM)单元。RRAM单元包括具有上表面的顶电极。阻挡层覆盖上表面的一部分。通孔延伸在电介质的基质内的顶电极之上。顶电极的上表面包括与阻挡层交界的区域和与通孔交界的区域。与通孔交界的上表面的区域环绕与阻挡层交界的上表面的区域。当以这种方式构建时，在加工期间，阻挡层用以保护RRAM单元不受蚀刻破坏，从而不干扰上面的通孔和顶电极之间的接触。本发明包括RRAM器件的顶电极阻挡层。
-
公开(公告)号：CN106601905A
公开(公告)日：2017-04-26
申请号：CN201610755281.0
申请日：2016-08-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L45/00 , H01L23/522 , H01L27/24
CPC classification number: H01L23/5223 , H01L21/76895 , H01L23/5226 , H01L23/528 , H01L27/0629 , H01L27/0805 , H01L27/101 , H01L27/24 , H01L27/2436 , H01L27/2463 , H01L28/60 , H01L45/08 , H01L45/1233 , H01L45/1253 , H01L45/146 , H01L45/16 , H01L45/1608
Abstract: 本发明的实施例涉及形成防止对MIM去耦电容器的损坏的集成电路的方法和相关的结构。在一些实施例中，该方法包括在衬底上方的下部ILD层内形成一个或多个下部金属互连结构。多个MIM结构形成在下部金属互连结构上方，并且一个或多个上部金属互连结构形成在多个MIM结构上方的上部ILD层内。下部和上部金属互连结构一起电耦合在第一电压电位和第二电压电位之间串联连接的多个MIM结构。通过放置串联连接的多个MIM结构，第一电压电位(如，电源电压)的耗散在MIM结构上方扩散出去，从而减小在MIM结构的任何一个的电极之间的电压电位差。本发明的实施例还提供了与RRAM工艺相兼容的串联MIM结构。
-
Patent Agency Ranking
公开(公告)号：CN103811656B
公开(公告)日：2017-04-26
申请号：CN201310175513.1
申请日：2013-05-13
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L45/146 , H01L45/08 , H01L45/1226 , H01L45/1691
Abstract: 本发明公开了可变电阻存储结构及其形成方法，其中一种半导体结构包括可变电阻存储结构。该半导体结构还包括介电层。可变电阻存储结构位于介电层上方。可变电阻存储结构包括设置在介电层上方的第一电极。第一电极具有侧面。可变电阻层具有设置在第一电极的侧面上方的第一部分和从第一部分延伸远离第一电极的第二部分。第二电极位于可变电阻层上方。
-
公开(公告)号：CN103579174B
公开(公告)日：2016-05-18
申请号：CN201210382138.3
申请日：2012-10-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L21/768
CPC classification number: H01L23/5223 , H01L27/10852 , H01L27/10894 , H01L27/10897 , H01L27/2436 , H01L28/40 , H01L29/94 , H01L45/04 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种工艺兼容去耦电容器器件及其制造方法。该去耦电容器器件包括在沉积工艺中沉积的第一介电层部分，该沉积工艺还沉积用于非易失性存储单元的第二介电层部分。使用单个掩模图案化这两部分。还提供了系统级芯片(SOC)器件，SOC包括RRAM单元和位于单个金属间介电层中的去耦电容器。还提供了用于形成工艺兼容去耦电容器的方法。该方法包括图案化顶部电极层、绝缘层和底部电极层以形成非易失性存储元件和去耦电容器。
-
公开(公告)号：CN104659206A
公开(公告)日：2015-05-27
申请号：CN201410385383.9
申请日：2014-08-07
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L45/1253 , H01L27/2463 , H01L45/04 , H01L45/1233 , H01L45/1273 , H01L45/146 , H01L45/16 , H01L45/1675
Abstract: 本发明提供了形成电压特性改进的电阻式随机存取存储器及其形成方法。本发明提供电阻式随机存取存储器(RRAM)结构及其形成方法。该RRAM结构包括具有允许在操作过程中形成与顶部电极自对准的导电通路的凸起台阶部分的底部电极。该凸起台阶部分的倾斜角可为大约30度到150度。可通过蚀刻穿过RRAM堆形成多个RRAM结构。
-
公开(公告)号：CN104518085A
公开(公告)日：2015-04-15
申请号：CN201310746001.6
申请日：2013-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L45/00
CPC classification number: H01L45/124 , H01L27/2436 , H01L45/04 , H01L45/06 , H01L45/065 , H01L45/08 , H01L45/085 , H01L45/10 , H01L45/12 , H01L45/1206 , H01L45/1213 , H01L45/122 , H01L45/1226 , H01L45/1233 , H01L45/1246 , H01L45/1253 , H01L45/126 , H01L45/1266 , H01L45/1273 , H01L45/1286 , H01L45/1293 , H01L45/14 , H01L45/141 , H01L45/142 , H01L45/143 , H01L45/144 , H01L45/145 , H01L45/146 , H01L45/147 , H01L45/148 , H01L45/149 , H01L45/16 , H01L45/1608 , H01L45/1616 , H01L45/1625 , H01L45/1633 , H01L45/1641 , H01L45/165 , H01L45/1658 , H01L45/1666 , H01L45/1675 , H01L45/1683 , H01L45/1691
Abstract: 本发明涉及一种具有轴偏移或横向偏移的顶电极通孔（TEVA）和底电极通孔（BEVA）的电阻式随机存取存储器（RRAM）单元架构。具有同轴的TEVA和BEVA的传统RRAM单元能够引起高接触电阻变化率。本发明中的轴偏移的TEVA和BEVA促使TEVA远离RRAM单元上方的绝缘层，这样能够提高接触电阻变化率。本发明也涉及一种具有矩形RRAM单元的存储器件，该RRAM单元具有能够降低形成电压且提高数据保持的较大区域。本发明还公开了具有横向偏移的BEVA/TEVA的RRAM单元结构。
-
公开(公告)号：CN104051617A
公开(公告)日：2014-09-17
申请号：CN201310337331.X
申请日：2013-08-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L45/00
Abstract: 一种半导体结构包括存储区域。在存储区域上设置存储结构。存储结构包括第一电极、阻变层、保护材料和第二电极。第一电极具有位于所述存储区域上的顶面。阻变层具有至少第一部分和第二部分。第一部分设置在第一电极的顶面上方，第二部分从第一部分向上延伸。保护材料环绕阻变层的第二部分。保护材料被配置成保护阻变层中的至少一条导电路径。第二电极被设置在阻变层上方。本发明还提供了阻变式存储结构及其形成方法。
-
-
-
-
-
-
-
-
-
Search Results
120
records
(took 0.04 seconds)
