公开(公告)号：CN105720058A

公开(公告)日：2016-06-29

申请号：CN201510610789.7

申请日：2015-09-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  吴伟成 ,  高雅真 ,  刘世昌 ,  朱芳兰

IPC: H01L27/092 ,  H01L27/115 ,  H01L21/762 ,  H01L21/8238 ,  H01L21/8247

CPC classification number: H01L27/11573 ,  H01L21/823842 ,  H01L27/092 ,  H01L27/0922 ,  H01L27/11526 ,  H01L27/11531 ,  H01L27/11548 ,  H01L27/11575 ,  H01L29/517 ,  H01L29/66545

Abstract: 本发明涉及一种结构和一种用于减少集成电路中的CMP凹陷的方法。在一些实施例中，该结构具有带有嵌入式存储器区域和外围区域的半导体衬底。一个或多个伪结构形成在存储器区域和外围区域之间。将伪结构放置在嵌入式存储器区域和外围区域之间导致位于其间的沉积层的表面在抛光之后变得更为平坦，不会出现凹陷效应。减小的凹槽减少了金属残留物的形成并由此减小了由于金属残留物而导致的电流泄漏和短路。另外，较小的凹陷将减少有源器件的多晶硅损失。在一些实施例中，一个伪结构形成有角度的侧壁，这消除了对边界切割蚀刻工艺的需要。

公开(公告)号：CN102956816B

公开(公告)日：2016-01-20

申请号：CN201210025536.X

申请日：2012-02-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄韦翰 ,  刘世昌 ,  徐晨祐 ,  宋福庭 ,  蔡嘉雄

IPC: H01L43/12 ,  H01L27/22 ,  H01L43/08 ,  G11C11/16

CPC classification number: H01L43/12 ,  G11C11/16

Abstract: 本发明提供了一种半导体器件及制造方法，诸如，MTJ器件及制造MTJ器件的方法。该MTJ器件可以包括底部电极、MTJ堆叠件以及顶部电极，其中，使用孔洞填充技术形成该顶部电极。该顶部电极可以具有倾斜的侧壁。可以通过沉积对应的MTJ层来形成该MTJ堆叠件。可以在MTJ层上方形成并且图案化经过图案化的掩模，从而形成限定出顶部电极的开口。利用导电材料填充该开口，从而形成顶部电极。然后，将该顶部电极用作掩模来图案化MTJ层，从而形成MTJ堆叠件。本发明还提供了一种孔洞在先的硬掩模限定。

公开(公告)号：CN105206612A

公开(公告)日：2015-12-30

申请号：CN201410488049.6

申请日：2014-09-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾元泰 ,  刘铭棋 ,  吴常明 ,  刘世昌

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/42344 ,  H01L27/1157 ,  H01L29/66484 ,  H01L29/66833 ,  H01L29/792

Abstract: 本发明提供了一种制造一对分离栅闪存单元的半导体结构的方法。在半导体衬底上形成间隔开的一对选择栅极；并且形成填充选择栅极之间的中心区的牺牲间隔件。沿着选择栅极的侧壁并且在牺牲间隔件和选择栅极的顶面上方共形地形成电荷捕获介电层；以及在电荷捕获介电层上方和横向邻接电荷捕获介电层的位置处形成对应于一对选择栅极的一对存储栅极。本发明还提供了形成的半导体结构。本发明涉及具有无损坏选择栅极的分离栅闪存结构及其制造方法。

公开(公告)号：CN104900804A

公开(公告)日：2015-09-09

申请号：CN201410373097.0

申请日：2014-07-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘铭棋 ,  曾元泰 ,  徐晨祐 ,  刘世昌 ,  蔡嘉雄

IPC: H01L45/00

Abstract: 本发明涉及一种电阻式随机存取存储器(RRAM)器件结构，RRAM器件结构包括位于下方的金属互连件和RRAM单元的底部电极之间的导电蚀刻停止层的薄单层。导电蚀刻停止层提供了结构上的简易性，并且该层的蚀刻选择性提供对下方各层的保护。可使用干法蚀刻或湿法蚀刻来蚀刻导电蚀刻停止层以落在下方的金属互连件上。在下方的金属互连件是铜的情况下，对导电蚀刻停止层进行蚀刻以露出铜没有产生如传统方法中的那么多的非易失性的铜蚀刻副产物。与传统方法相比，所公开的技术的一些实施例减少了掩模步骤的次数并且同时在形成底部电极期间减少了化学机械抛光。本发明还提供了一种形成电阻式随机存取存储器(RRAM)器件的方法。

公开(公告)号：CN104851886A

公开(公告)日：2015-08-19

申请号：CN201410392220.3

申请日：2014-08-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴常明 ,  吴伟成 ,  刘世昌 ,  庄学理 ,  蔡嘉雄

IPC: H01L27/115 ,  H01L29/423 ,  H01L21/8247 ,  H01L21/28

Abstract: 本发明涉及一种比传统基线工艺要求更少的处理步骤的分栅式存储器件及其制造方法。在牺牲间隔件的周围形成字栅极/选择栅极(SG)对。形成的SG结构具有可识别的非平面的顶面。覆盖选择栅极的间隔层也与SG顶面的形状一致。设置在栅极间介电层之上以及布置在每个存储栅极和选择栅极的相邻侧壁之间的介电层提供了存储栅极和选择栅极之间的隔离。

公开(公告)号：CN104681487A

公开(公告)日：2015-06-03

申请号：CN201410704861.8

申请日：2014-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  吴伟成 ,  吴常明 ,  刘世昌

IPC: H01L21/822 ,  H01L21/306

CPC classification number: H01L27/11573

Abstract: 本发明提供了一种半导体器件，包括衬底、至少一个逻辑器件和分裂栅极存储器器件。至少一个逻辑器件位于衬底上。分裂栅极存储器器件位于衬底上并包括存储器栅极和选择栅极。存储器栅极和选择栅极彼此相邻且彼此电隔离。选择栅极的顶部高于存储器栅极的顶部。本发明还涉及用于嵌入HK-MG工艺中的分裂栅极存储器的CMP制造方案。

公开(公告)号：CN104576598A

公开(公告)日：2015-04-29

申请号：CN201410012112.9

申请日：2014-01-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐晨祐 ,  刘世昌 ,  蔡嘉雄 ,  陈晓萌 ,  王铨中

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L27/10855 ,  H01L21/31111 ,  H01L21/32139 ,  H01L27/10814 ,  H01L27/10852 ,  H01L27/10873 ,  H01L27/10894 ,  H01L28/90

Abstract: 本发明公开的一种半导体布置包括有源区，该有源区包括半导体器件。该半导体布置包括电容器，该电容器具有第一电极层、第二电极层以及位于第一电极层和第二电极层之间的绝缘层。至少三个介电层位于电容器的底面和有源区之间。本发明还公开了具有与有源区分隔开的电容器的半导体布置。

公开(公告)号：CN104517903A

公开(公告)日：2015-04-15

申请号：CN201410323141.7

申请日：2014-07-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴常明 ,  吴伟成 ,  刘世昌 ,  蔡嘉雄 ,  庄学理

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L27/11521 ,  H01L21/28282 ,  H01L21/823456 ,  H01L27/11517 ,  H01L27/11519 ,  H01L27/11568 ,  H01L29/42324 ,  H01L29/42328 ,  H01L29/4234 ,  H01L29/66825 ,  H01L29/788 ,  H01L29/7881 ,  H01L29/792

Abstract: 本发明提供了一种器件，包括：控制栅极结构、存储器栅极结构、第一间隔件、第二间隔件、第一漏极/源极区以及第二漏极/源极区，其中，控制栅极结构位于衬底上方；存储器栅极结构位于衬底上方，其中，电荷存储层形成在控制栅极结构和存储器栅极结构之间；第一间隔件沿着存储器栅极结构的侧壁；第二间隔件位于存储器栅极结构的顶面上方；第一漏极/源极区在衬底中形成并且邻近存储器栅极结构；以及第二漏极/源极区在衬底中形成并且邻近控制栅极结构。本发明涉及一种存储器件及其形成方法。

公开(公告)号：CN104347631A

公开(公告)日：2015-02-11

申请号：CN201310471353.5

申请日：2013-10-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢静佩 ,  宋福庭 ,  徐晨祐 ,  刘世昌 ,  蔡嘉雄

IPC: H01L27/108 ,  H01L21/8242 ,  H01L45/00 ,  H01L21/76

CPC classification number: H01L45/146 ,  H01L45/04 ,  H01L45/12 ,  H01L45/1233 ,  H01L45/1675

Abstract: 一种存储单元及其形成方法。该存储单元包括：形成于第一介电层中的开口中的第一电极，第一介电层形成于包括金属层的衬底上，开口被配置为允许第一电极与金属层之间的物理接触，第一电极具有第一宽度W1并延伸超过开口限定的区域一段距离；形成于第一电极上并具有与第一宽度W1基本相同的宽度的电阻层；具有小于第一宽度W1的第二宽度W2并形成于电阻层上的覆盖层；形成于覆盖层上并具有与第二宽度W2基本相同的宽度的第二电极；在第一宽度W1与第二宽度W2之间形成于电阻层上并具有至少两个不同的介电层的第一组合间隔区；以及连接到第二电极的通孔。本发明还公开了使用组合间隔件的RPAM结构和工艺。

公开(公告)号：CN104009034A

公开(公告)日：2014-08-27

申请号：CN201310398148.0

申请日：2013-09-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周仲彦 ,  刘圣得 ,  杨富智 ,  刘世昌 ,  蔡嘉雄

IPC: H01L27/06 ,  H01L29/06 ,  H01L21/8234 ,  H01L21/335

CPC classification number: H01L27/088 ,  H01L21/8252 ,  H01L27/0605 ,  H01L27/085 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/517 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/66522 ,  H01L29/778 ,  H01L29/7786

Abstract: 本发明涉及了包含HEMT和MISFET的半导体装置及其形成方法，其包括第一III-V化合物层。第二III-V化合物层被设置在第一III-V化合物层上且在组分上不同与第一III-V化合物层。第三III-V化合物层被沉积在第二III-V化合物层上且在组分上不同与第二III-V化合物层。源极部件和漏极部件被设置在第三III-V化合物层上的每个MISFET和HEMT区域中。栅电极被设置在位于源极部件和漏极部件之间的第二III-V化合物层之上。栅极电介质层被设置在MISFET区域中的栅电极之下但位于第三III-V化合物层的顶面之上。