-
公开(公告)号：CN104425706B
公开(公告)日：2017-07-04
申请号：CN201310687504.0
申请日：2013-12-13
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了一种集成电路器件，包括：衬底和磁性隧道结（MTJ）。MTJ至少包括钉扎层、阻挡层和自由层。在衬底的表面上方形成MTJ。在钉扎层、阻挡层和自由层中，自由层最先形成并且最接近表面。这使得在蚀刻自由层之前能够在自由层的周边区的上方形成间隔件。通过间隔件，由蚀刻或其他自由层边缘限定工艺导致的对自由层的任何损害远离磁性隧道结。本发明还提供了一种制造集成电路器件的方法。
-
公开(公告)号：CN102956816A
公开(公告)日：2013-03-06
申请号：CN201210025536.X
申请日：2012-02-06
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了一种半导体器件及制造方法，诸如，MTJ器件及制造MTJ器件的方法。该MTJ器件可以包括底部电极、MTJ堆叠件以及顶部电极，其中，使用孔洞填充技术形成该顶部电极。该顶部电极可以具有倾斜的侧壁。可以通过沉积对应的MTJ层来形成该MTJ堆叠件。可以在MTJ层上方形成并且图案化经过图案化的掩模，从而形成限定出顶部电极的开口。利用导电材料填充该开口，从而形成顶部电极。然后，将该顶部电极用作掩模来图案化MTJ层，从而形成MTJ堆叠件。本发明还提供了一种孔洞在先的硬掩模限定。
-
公开(公告)号：CN117976682A
公开(公告)日：2024-05-03
申请号：CN202311687236.2
申请日：2023-12-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146 , H01L23/522 , H01L23/528 , H10N97/00
Abstract: 提供了半导体结构及其形成方法。本公开实施例的半导体结构包括：接触部件，设置在第一介电层中；第一蚀刻停止层(ESL)，位于接触部件和第一介电层上方；第二介电层，位于第一ESL上方；第二ESL，位于第二介电层上方；第三介电层，位于第二ESL上方；第三ESL，位于第三介电层上方；第四介电层，位于第三ESL上方；以及电容器。电容器包括：底部电极层，沿第四介电层的顶面连续延伸并且垂直穿过第四介电层、第三ESL、第三介电层、第二ESL、第二介电层和第一ESL；绝缘层，设置在底部电极层上方；以及顶部电极层，设置在绝缘层上方。
-
公开(公告)号：CN110010757A
公开(公告)日：2019-07-12
申请号：CN201910089450.5
申请日：2013-09-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明公开了一种磁阻式随机存取存储器(MRAM)结构，包括底部电极结构。磁性隧道结(MTJ)元件位于底部电极结构上方。MTJ元件包括反铁磁材料层。铁磁固定层位于反铁磁材料层上方。隧道层位于铁磁固定层上方。铁磁自由层位于隧道层上方。铁磁自由层具有第一部分和消磁的第二部分。该MRAM结构还包括位于第一部分上方的顶部电极结构。本发明还公开了磁阻式随机存取存储器结构及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN104425706A
公开(公告)日：2015-03-18
申请号：CN201310687504.0
申请日：2013-12-13
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了一种集成电路器件，包括：衬底和磁性隧道结（MTJ）。MTJ至少包括钉扎层、阻挡层和自由层。在衬底的表面上方形成MTJ。在钉扎层、阻挡层和自由层中，自由层最先形成并且最接近表面。这使得在蚀刻自由层之前能够在自由层的周边区的上方形成间隔件。通过间隔件，由蚀刻或其他自由层边缘限定工艺导致的对自由层的任何损害远离磁性隧道结。本发明还提供了一种制造集成电路器件的方法。
-
公开(公告)号：CN104425507B
公开(公告)日：2017-10-27
申请号：CN201410283687.4
申请日：2014-06-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/1157 , H01L29/423
CPC classification number: H01L27/11568 , H01L21/28 , H01L21/28273 , H01L21/28282 , H01L21/76805 , H01L23/528 , H01L27/11521 , H01L29/34 , H01L29/42324 , H01L29/4234 , H01L29/4916 , H01L29/66825 , H01L29/7831 , H01L29/788 , H01L29/7881 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了闪存结构及其形成方法。提供了半导体器件结构的机制的实施例。该半导体器件结构包括衬底和设置在衬底上方的字线单元。半导体器件进一步包括设置在衬底上方并且紧邻字线单元的存储栅极和位于存储栅极的侧壁上的间隔件。间隔件和字线单元位于存储栅极的相对侧。此外，存储栅极的顶面和存储栅极的侧壁之间的夹角在约75°至约90°的范围内。
-
公开(公告)号：CN102956816B
公开(公告)日：2016-01-20
申请号：CN201210025536.X
申请日：2012-02-06
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了一种半导体器件及制造方法，诸如，MTJ器件及制造MTJ器件的方法。该MTJ器件可以包括底部电极、MTJ堆叠件以及顶部电极，其中，使用孔洞填充技术形成该顶部电极。该顶部电极可以具有倾斜的侧壁。可以通过沉积对应的MTJ层来形成该MTJ堆叠件。可以在MTJ层上方形成并且图案化经过图案化的掩模，从而形成限定出顶部电极的开口。利用导电材料填充该开口，从而形成顶部电极。然后，将该顶部电极用作掩模来图案化MTJ层，从而形成MTJ堆叠件。本发明还提供了一种孔洞在先的硬掩模限定。
-
公开(公告)号：CN104425507A
公开(公告)日：2015-03-18
申请号：CN201410283687.4
申请日：2014-06-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/115 , H01L29/423 , H01L21/8247
CPC classification number: H01L27/11568 , H01L21/28 , H01L21/28273 , H01L21/28282 , H01L21/76805 , H01L23/528 , H01L27/11521 , H01L29/34 , H01L29/42324 , H01L29/4234 , H01L29/4916 , H01L29/66825 , H01L29/7831 , H01L29/788 , H01L29/7881 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了闪存结构及其形成方法。提供了半导体器件结构的机制的实施例。该半导体器件结构包括衬底和设置在衬底上方的字线单元。半导体器件进一步包括设置在衬底上方并且紧邻字线单元的存储栅极和位于存储栅极的侧壁上的间隔件。间隔件和字线单元位于存储栅极的相对侧。此外，存储栅极的顶面和存储栅极的侧壁之间的夹角在约75°至约90°的范围内。
-
公开(公告)号：CN104300080A
公开(公告)日：2015-01-21
申请号：CN201310462757.8
申请日：2013-09-30
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L43/12 , G11C11/161 , H01L27/222 , H01L27/228 , H01L43/02 , H01L43/08
Abstract: 本发明公开了一种磁阻式随机存取存储器（MRAM）结构，包括底部电极结构。磁性隧道结（MTJ）元件位于底部电极结构上方。MTJ元件包括反铁磁材料层。铁磁固定层位于反铁磁材料层上方。隧道层位于铁磁固定层上方。铁磁自由层位于隧道层上方。铁磁自由层具有第一部分和消磁的第二部分。该MRAM结构还包括位于第一部分上方的顶部电极结构。本发明还公开了磁阻式随机存取存储器结构及其形成方法。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.027 seconds)
