公开(公告)号：CN102832133B

公开(公告)日：2014-12-03

申请号：CN201210313475.7

申请日：2012-08-29

Applicant: 北京大学

Inventor： 黄如 ,  樊捷闻 ,  许晓燕 ,  李佳 ,  王润声

IPC: H01L21/336

CPC classification number: H01L29/66795 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/0277 ,  H01L21/26513 ,  H01L21/28035 ,  H01L21/30604 ,  H01L21/31116 ,  H01L21/3212 ,  H01L21/32133 ,  H01L21/324 ,  H01L21/823431 ,  H01L21/845 ,  H01L27/1211 ,  H01L29/0649

Abstract: 本发明公开了一种在体硅上制备独立双栅FinFET的方法，主要的工艺流程包括：形成源漏和连接源漏的细条状的图形结构；形成氧化隔离层；形成栅结构和源漏结构；形成金属接触和金属互联。通过采用此方法可以在体硅片上很容易的形成独立双栅FinFET，而且整个工艺流程完全与常规硅基超大规模集成电路制造技术兼容，具有简单、方便、周期短的特点，大大节省了硅片的成本。且采用本发明制备形成的独立双栅FinFET场效应晶体管，能够很好的抑制短沟道效应，并通过独立双栅器件特有的多阈值特点进一步降低器件的功耗。

公开(公告)号：CN102832135A

公开(公告)日：2012-12-19

申请号：CN201210326467.6

申请日：2012-09-05

Applicant: 北京大学

Inventor： 黄如 ,  樊捷闻 ,  许晓燕 ,  李佳 ,  王润声

IPC: H01L21/336

CPC classification number: H01L29/66795 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/0228 ,  H01L21/0277 ,  H01L21/0332 ,  H01L21/28194 ,  H01L21/2855 ,  H01L21/28556 ,  H01L21/31055 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/3212 ,  H01L21/324

Abstract: 本发明公开了一种锗、三五族半导体材料衬底上制备FinFET的方法，主要的工艺流程包括：形成源漏和连接源漏的细条状的图形结构；形成氧化隔离层；形成栅结构和源漏结构；形成金属接触和金属互联。采用此方法可以在锗、三五族半导体材料衬底上很容易的形成FinFET，而且整个工艺流程虽然在锗、三五族半导体材料上完成，但是完全与常规硅基超大规模集成电路制造技术类似，制备工艺具有简单、方便、周期短的特点。此外，采用此工艺制备出的FinFET最小宽度可以控制在二十纳米左右，多栅结构可以提供很好的栅控制能力，非常适合于制备超短沟器件，进一步缩小器件尺寸。且采用本发明制备形成的FinFET，具有较低的功耗。

公开(公告)号：CN102509697A

公开(公告)日：2012-06-20

申请号：CN201110339762.0

申请日：2011-11-01

Applicant: 北京大学

Inventor： 黄如 ,  孙帅 ,  艾玉杰 ,  樊捷闻 ,  王润声 ,  许晓燕

IPC: H01L21/02 ,  H01L21/306

CPC classification number: B82Y40/00 ,  H01L29/0676

Abstract: 本发明公开了一种制备超细纳米线条的方法，属于微电子半导体器件晶体管制造的技术领域。该方法将掩膜阻挡氧化及分步氧化工艺相结合来得到悬空超细线条。制备出的悬空超细线条直径可由淀积氮化硅的厚度和两次氧化分别通过时间及温度来精确地控制在20nm，且干法氧化速度较慢，所以对最终细线条的尺寸可以得到精确地控制；同时利用此方法制备超细线条，成本低，可行性高。

公开(公告)号：CN102074577A

公开(公告)日：2011-05-25

申请号：CN201010506129.1

申请日：2010-10-09

Applicant: 北京大学

Inventor： 艾玉杰 ,  郝志华 ,  黄如 ,  浦双双 ,  樊捷闻 ,  孙帅 ,  王润声 ,  许晓燕

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/08 ,  H01L21/336 ,  B82Y10/00 ,  B82Y40/00

CPC classification number: H01L29/7827 ,  B82Y10/00 ,  H01L21/2815 ,  H01L29/04 ,  H01L29/0653 ,  H01L29/0657 ,  H01L29/0676 ,  H01L29/0692 ,  H01L29/0847 ,  H01L29/413 ,  H01L29/42376 ,  H01L29/66439 ,  H01L29/66666 ,  H01L29/775

Abstract: 本发明公开了一种垂直沟道场效应晶体管及其制备方法。该场效应晶体管的沟道区为一垂直于衬底上的圆环形Si台；源端为多晶硅，位于圆环形Si台的上端；漏端位于圆环形Si台下端的外侧；栅位于圆环形Si台的外侧面；在圆环形Si台的内部填充有介质材料。与常规的垂直结构Si台场效应晶体管相比，本发明的圆环结构场效应晶体管可有效抑制短沟效应，达到改善器件性能的目的。

公开(公告)号：CN102621182B

公开(公告)日：2013-07-31

申请号：CN201210106835.6

申请日：2012-04-12

Applicant: 北京大学

Inventor： 黄如 ,  林增明 ,  王润声 ,  邹积彬 ,  李佳 ,  许晓燕

IPC: G01N25/20

Abstract: 本发明公开了一种一维到三维边界热阻测试方法，该方法利用一种简单的测试结构，该测试结构包括长方体A、长方体B和纳米线三部分，长方体A和长方体B之间由悬空的纳米线相连。通过两组测试结构1和测试结构2的纳米线的整体热阻R1、R2，测得一维到三维边界热阻R1-3。本方法可以为纳米尺度器件散热结构的设计和关键路径的研究给出参数依据，并且为今后热阻网络和器件热效应的模拟有直接帮助。

公开(公告)号：CN101847576A

公开(公告)日：2010-09-29

申请号：CN201010153583.3

申请日：2010-04-23

Applicant: 北京大学

Inventor： 浦双双 ,  黄如 ,  许晓燕 ,  安霞 ,  郝志华 ,  范春晖 ,  王润声 ,  艾玉杰

IPC: H01L21/027 ,  H01L21/306 ,  H01L21/316 ,  G03F7/00

Abstract: 本发明提供了一种制备超窄槽的方法，属于超大规模集成电路制造技术领域。该方法具体包括：首先在衬底上制备化学机械抛光停止层；然后淀积一氮化硅层，在氮化硅层上淀积一多晶硅层；随后将多晶硅加工成窄槽；再将多晶硅上定义出的窄槽转移到衬底材料上，从而实现在衬底材料上制备超窄槽。本发明制备出的多晶硅超窄槽的截面形状接近理想矩形，从而在衬底材料上制备出的超窄槽的形状也接近矩形，且此方法制备超窄槽的宽度可以精确控制到10纳米。此外，采用此工艺制备出的超窄槽左右两侧材料分布情况一致，因此可以制备出左右两侧深度相同的衬底材料的超窄槽。

公开(公告)号：CN119815903A

公开(公告)日：2025-04-11

申请号：CN202411916365.9

申请日：2024-12-24

Applicant: 北京大学

Inventor： 吴恒 ,  彭莞越 ,  蒋婧儒 ,  许晓燕 ,  黎明 ,  黄如

IPC: H10D84/03 ,  H10D84/83

Abstract: 本申请提供一种堆叠晶体管的制备方法、堆叠晶体管、器件及设备，方法包括：在衬底上形成半导体结构，半导体结构至少包括依次堆叠的牺牲层、第一半导体结构和第二半导体结构；刻蚀源漏区域的半导体结构，并在源漏区域的牺牲层对应的区域内填充绝缘材料，以形成占位结构；在占位结构上，通过前道工艺，基于第一半导体结构，形成第一晶体管的第一部分，第一部分至少包括第一源漏结构；基于第二半导体结构，形成第二晶体管；对第二晶体管进行倒片，并暴露占位结构；去除占位结构，以形成第一晶体管的第一源漏接触金属；通过后道工艺，在第一源漏接触金属上形成第一晶体管的第一金属互连层。本申请可以实现顶部晶体管与底部晶体管的自对准接触。

公开(公告)号：CN118119182A

公开(公告)日：2024-05-31

申请号：CN202410253970.6

申请日：2024-03-06

Applicant: 北京大学

Inventor： 黎明 ,  施明旻 ,  毕然 ,  许晓燕 ,  安霞 ,  黄如

IPC: H10B12/00 ,  B82Y10/00 ,  B82Y40/00

Abstract: 本发明公开一种垂直超薄沟道DRAM单元器件的制备方法，属于超大规模集成电路制造技术领域。本发明通过淀积薄膜厚度定义垂直沟道的宽度，实现超越光学光刻精度的沟道尺寸控制，并减少了定义有源区的光刻次数，实现了垂直超薄沟道DRAM单元器件的制备。采用本发明提高了DRAM存储密度，为实现4F2单元提供了可能性。

公开(公告)号：CN116615036A

公开(公告)日：2023-08-18

申请号：CN202310335739.7

申请日：2023-03-31

Applicant: 北京大学

Inventor： 许晓燕 ,  张霜杰 ,  郑雨晴 ,  王宗巍 ,  蔡一茂 ,  黄如

IPC: H10K30/65 ,  H10K85/10 ,  H10K71/00

Abstract: 本发明公布了一种柔性宽光谱光电突触晶体管及其制备方法，属于神经形态计算技术领域。该柔性光电突触晶体管以两层具有不同波段光吸收特征的聚合物半导体作为沟道，采用聚电解质作为栅介电层，利用两种具有不同波段光吸收特征的聚合物半导体来拓宽光电突触器件的光吸收范围，同时聚电解质独特的电学特性，实现低电压操作下的光电双调制，从离子动力学角度模拟多种突触可塑性，且本发明采用的材料均为柔性材料，可应用于各种不规则曲面。

公开(公告)号：CN101859602B

公开(公告)日：2013-09-04

申请号：CN201010199022.7

申请日：2010-06-04

Applicant: 北京大学

Inventor： 黄如 ,  唐粕人 ,  蔡一茂 ,  许晓燕

IPC: G11C16/10 ,  G11C16/26

CPC classification number: G11C16/0433 ,  H01L27/11526

Abstract: 本发明公开了一种嵌入式非挥发存储器单元及其工作方法、存储阵列，属于存储器技术领域。本方法为：将选择晶体管的栅极作为存储器的浮栅，其源、漏电极作为存储器的源、漏电极，然后通过电极电压的变化改变器件的阈值，实现信息的存储和变化；本非挥发存储单元为在P阱层上制作存储单元，N阱层环绕P阱层，深N阱层位于N阱层和P阱层的下方，并与N阱层相连；本存储阵列包括若干存储单元，每一存储单元内，选择管的栅极与存储阵列的字线连接，其源/漏端与非挥发存储单元的源/漏端连接，另一源/漏端与存储阵列的公共源端连接，非挥发存储单元的另一源/漏端与存储阵列的位线连接。本发明具有面积设计小，工作电压低，工作速度高，可靠性强。