公开(公告)号：CN118742010A

公开(公告)日：2024-10-01

申请号：CN202410882985.9

申请日：2024-07-03

Applicant: 北京大学 ,  北京知识产权运营管理有限公司

Inventor： 黎明 ,  毕然

IPC: H10B10/00 ,  H01L23/538

Abstract: 本发明提供了一种埋置电源轨的垂直沟道静态随机存取存储器，属于超大规模集成电路制造技术领域。本发明SRAM单元包括半导体衬底、埋入式电源轨BPR、垂直沟道晶体管、金属互连层；半导体衬底包括第一有源区、第二有源区和第三有源区，BPR置于半导体衬底内或浅沟道隔离STI中，垂直沟道晶体管包括在第一有源区内的第一选通晶体管PG1和第二下拉晶体管PD2、在第二有源区内的第一上拉晶体管PU1和第二上拉晶体管PU2、在第三有源区内的第一下拉晶体管PD1和第二选通晶体管PG2，通过金属互连形成晶体管之间的内部互连。本发明能降低SRAM单元面积，减小互连寄生电阻和电容，降低SRAM单元性能延迟，减少互连线上功耗。

公开(公告)号：CN118119182A

公开(公告)日：2024-05-31

申请号：CN202410253970.6

申请日：2024-03-06

Applicant: 北京大学

Inventor： 黎明 ,  施明旻 ,  毕然 ,  许晓燕 ,  安霞 ,  黄如

IPC: H10B12/00 ,  B82Y10/00 ,  B82Y40/00

Abstract: 本发明公开一种垂直超薄沟道DRAM单元器件的制备方法，属于超大规模集成电路制造技术领域。本发明通过淀积薄膜厚度定义垂直沟道的宽度，实现超越光学光刻精度的沟道尺寸控制，并减少了定义有源区的光刻次数，实现了垂直超薄沟道DRAM单元器件的制备。采用本发明提高了DRAM存储密度，为实现4F2单元提供了可能性。

公开(公告)号：CN115632064A

公开(公告)日：2023-01-20

申请号：CN202211323489.7

申请日：2022-10-27

Applicant: 北京大学

Inventor： 黎明 ,  毕然

IPC: H01L29/423 ,  H01L29/49 ,  H01L29/06 ,  H01L29/161 ,  H01L29/78

Abstract: 本发明公开了一种全围绕金属栅结构的制备方法，该方法利用在超晶格有源区刻蚀后，选择性外延一层与超晶格SiGe的Ge含量一致的SiGe层，形成SiGe包裹的Si纳米片堆叠结构。回填氧化硅并CMP后，在平坦的顶部进行非晶硅假栅工艺，在假栅去除环节，去除非晶硅假栅后，对SiGe进行选择性腐蚀，在Si纳米片堆叠结构周围形成与假栅沟槽相连的孔槽结构。该方法降低了假栅的深宽比，可以有效改善假栅图形化均匀性和边缘粗糙度，并避免对有源区侧壁造成损伤。填充HKMG时，仅在Si纳米片堆叠结构周围形成围栅结构，并与顶部的矩形金属栅连线连接，降低了高阻金属导致的寄生电阻和栅线条间的寄生电容，有效提高电路速度。

公开(公告)号：CN118284040A

公开(公告)日：2024-07-02

申请号：CN202410253969.3

申请日：2024-03-06

Applicant: 北京大学

Inventor： 黎明 ,  施明旻 ,  毕然 ,  许晓燕 ,  安霞 ,  黄如

IPC: H10B12/00 ,  B82Y10/00 ,  B82Y40/00

Abstract: 本发明公开一种垂直超薄沟道DRAM单元器件的制备方法，属于超大规模集成电路制造技术领域。本发明通过淀积薄膜厚度定义垂直沟道的宽度，实现超越光学光刻精度的沟道尺寸控制，并减少了定义有源区的光刻次数，实现了垂直超薄沟道DRAM单元器件的制备。采用本发明提高了DRAM存储密度，可以更紧凑地实现4F2单元。

公开(公告)号：CN116525545A

公开(公告)日：2023-08-01

申请号：CN202310565733.9

申请日：2023-05-19

Applicant: 北京大学 ,  北京知识产权运营管理有限公司

Inventor： 黎明 ,  毕然

IPC: H01L21/8238 ,  H01L21/8256

Abstract: 本发明提供了一种垂直沟道互补场效应晶体管的集成方法，属于超大规模集成电路制造技术领域。本发明实现了垂直方向上垂直沟道互补场效应晶体管的集成，能够减小电路单元投影面积，实现进一步微缩，延续摩尔定律。与现有技术相比，本发明能够在相同器件密度下减小互连线长度，降低互连线上延迟和功耗，提升电路单元性能。

公开(公告)号：CN115763378A

公开(公告)日：2023-03-07

申请号：CN202211323483.X

申请日：2022-10-27

Applicant: 北京大学

Inventor： 黎明 ,  毕然

IPC: H01L21/8238

Abstract: 本发明公开了一种非对称应力分布垂直沟道纳米线晶体管的集成方法，属于超大规模集成电路制造技术领域。本发明分别对源漏材料和沟道材料设计，在沟道中有效地施加单轴应力，通过调节其应力大小和分布实现N/P型器件驱动电流互补。同时，本发明有效提高了P型MOSFET的空穴迁移率和开态电流，垂直纳米线器件在制备工艺中能够实现源漏的分立制备，为器件特性的调节提供更大的灵活性。