公开(公告)号：CN103292747B

公开(公告)日：2016-03-02

申请号：CN201310187691.6

申请日：2013-05-20

Applicant: 北京大学

Inventor： 黄如 ,  李佳 ,  黎明 ,  樊捷闻 ,  杨远程 ,  宣浩然

IPC: G01B11/30

Abstract: 本发明涉及一种测量FinFET器件侧墙表面粗糙度的方法及装置，装置包括：显微镜、多个光纤传感器以及后端处理设备，将光纤传感器的光纤探头置于Fin线条侧墙同一侧，光纤探头和Fin表面距离在准直光纤临界距离内发射入射光；收集经过散射的光束，将光束转化为电信号输出；根据该电信号计算得到表面粗糙度。本发明的方法解决了其他测量仪器无法测量垂直侧墙粗糙度这一问题，有利于半导体制备工艺中纳米线条制备的表征，对集成电路制备工艺研究有重要意义。本发明的装置结构简单，成本低。测量系统组成仪器简单易购买，光学系统测量，无需使用探针，没有消耗配件，成本相对较低。

公开(公告)号：CN105206575A

公开(公告)日：2015-12-30

申请号：CN201510657573.6

申请日：2015-10-13

Applicant: 北京大学

Inventor： 黎明 ,  杨远程 ,  陈珙 ,  樊捷闻 ,  张昊 ,  黄如

IPC: H01L21/8234

CPC classification number: H01L21/823437 ,  H01L21/823431 ,  H01L21/82345

Abstract: 本发明公开了一种多种金属栅的集成方法，属于超大规模集成电路制造技术领域。该方法基于后栅工艺“逐次剥离”，采用剥离工艺实现多种金属栅的集成方法，相比TakashiMatsukawa等的“淀积—退火合金”方法，本方法无附加热预算，提高了工艺的均匀性和可控性；且降低了刻蚀损伤，降低了工艺难度，扩大了材料的选择范围。

公开(公告)号：CN104282575A

公开(公告)日：2015-01-14

申请号：CN201410502998.5

申请日：2014-09-26

Applicant: 北京大学

Inventor： 黎明 ,  樊捷闻 ,  杨远程 ,  宣浩然 ,  黄如

IPC: H01L21/336

CPC classification number: H01L29/0665 ,  B82Y10/00 ,  H01L29/0673 ,  H01L29/41725 ,  H01L29/41791 ,  H01L29/42392 ,  H01L29/775 ,  H01L29/66477

Abstract: 本发明公开了一种制备纳米尺度场效应晶体管的方法，属于大规模集成电路制造技术领域。该方法的核心是在SOI衬底上外延生长制备纳米尺度场效应晶体管，本发明利用外延工艺可以精确控制纳米尺度器件沟道的材料、形貌，进一步优化器件性能；其次，通过实现不同的沟道掺杂类型和掺杂浓度，可以灵活的调整阈值电压以适应不同IC设计的需要；且可以获得高度方向上宽度一致的栅结构，减小器件的寄生和涨落，同时又能够很好的与CMOS后栅工艺兼容，流程简单，成本较低，可应用于未来大规模半导体器件集成中。

公开(公告)号：CN102353886B

公开(公告)日：2013-07-31

申请号：CN201110188149.3

申请日：2011-07-05

Applicant: 北京大学

Inventor： 黄如 ,  黄欣 ,  林增明 ,  诸葛菁 ,  樊捷闻 ,  姜子臻

IPC: G01R31/26

Abstract: 本发明公开了一种场效应晶体管自加热效应的温度的测量方法。本发明的测量方法使用亚阈电流作为温度计，通过编写栅端、源端和漏端的偏压波形，使器件电流在亚阈电流Isub和开态电流Ion之间切换，电流方向在源端和漏端之间切换，检测亚阈电流的变化值，最终得到源端和漏端的温度。本发明的测量方法简单，可以得到晶体管正常工作时源端和漏端的温度，以及晶体管正常工作时，晶体管的自加热效应导致晶体管的源区和漏区的温度提高的大小，且不需要设计特殊的测试结构。此外，该测量方法还能用于表征晶体管间热耦合对晶体管的源端和漏端的温度的影响。测试得到的源端和漏端的温度能够有效用于晶体管的可靠性及性能的分析中，有利于晶体管及芯片的设计及优化。

公开(公告)号：CN102832133A

公开(公告)日：2012-12-19

申请号：CN201210313475.7

申请日：2012-08-29

Applicant: 北京大学

Inventor： 黄如 ,  樊捷闻 ,  许晓燕 ,  李佳 ,  王润声

IPC: H01L21/336

CPC classification number: H01L29/66795 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/0277 ,  H01L21/26513 ,  H01L21/28035 ,  H01L21/30604 ,  H01L21/31116 ,  H01L21/3212 ,  H01L21/32133 ,  H01L21/324 ,  H01L21/823431 ,  H01L21/845 ,  H01L27/1211 ,  H01L29/0649

Abstract: 本发明公开了一种在体硅上制备独立双栅FinFET的方法，主要的工艺流程包括：形成源漏和连接源漏的细条状的图形结构；形成氧化隔离层；形成栅结构和源漏结构；形成金属接触和金属互联。通过采用此方法可以在体硅片上很容易的形成独立双栅FinFET，而且整个工艺流程完全与常规硅基超大规模集成电路制造技术兼容，具有简单、方便、周期短的特点，大大节省了硅片的成本。且采用本发明制备形成的独立双栅FinFET场效应晶体管，能够很好的抑制短沟道效应，并通过独立双栅器件特有的多阈值特点进一步降低器件的功耗。

公开(公告)号：CN102213693B

公开(公告)日：2012-10-10

申请号：CN201110087463.2

申请日：2011-04-08

Applicant: 北京大学

Inventor： 黄如 ,  邹积彬 ,  王润声 ,  樊捷闻 ,  刘长泽 ,  王阳元

IPC: G01N27/60

Abstract: 本发明提供一种无衬底引出半导体器件的栅介质层陷阱密度的测试方法，该半导体器件测试结构为三栅结构，两侧栅窄而中间栅宽，三个栅控制半导体器件测试结构的沟道的不同区域，达到精确控制电荷走向的目的。利用本发明半导体器件栅介质层陷阱的测试方法能够非常简便而且有效的测试出器件栅介质的质量情况，得出栅介质各种不同材料、不同工艺下的陷阱分布情况；且测试快速，在短时间内即可得到器件栅介质陷阱分布，适于大批量自动测试；操作与经典的可靠性测试(电荷泵)兼容，简单易操作，非常适用于新一代围栅器件制造过程中的工艺监控和成品质量检测，同时，也适用于其他无衬底引出器件。

公开(公告)号：CN102208351B

公开(公告)日：2012-10-10

申请号：CN201110139383.7

申请日：2011-05-27

Applicant: 北京大学

Inventor： 黄如 ,  诸葛菁 ,  樊捷闻 ,  艾玉杰 ,  王润声 ,  黄欣

IPC: H01L21/336 ,  B82Y40/00

Abstract: 本发明公布了一种以空气为侧墙的围栅硅纳米线晶体管的制备方法。包括：隔离并淀积SiO2；定义纳米线区域和大源漏区域；将光刻胶上的图形转移到SiO2硬掩膜上；淀积与Si有高刻蚀选择比的材料A；定义Fin硬掩膜；将光刻胶上的图形转移到材料A硬掩膜上；源漏注入；形成Si Fin和大源漏；形成纳米线；定义沟道区；将光刻胶上露出来区域的材料A去除；将光刻胶露出来区域的SiO2去除；形成栅氧化层；淀积多晶硅；多晶硅注入；淀积SiN；定义栅线条；形成栅线条；淀积SiN；形成SiN侧墙；淀积和化学机械抛光SiO2；湿法腐蚀SiN；淀积SiO2；退火；完成器件制备。本发明空气侧墙的引入能有效减小器件的寄生电容，提高器件瞬态响应特性，适用于高性能逻辑电路应用。

公开(公告)号：CN102214595A

公开(公告)日：2011-10-12

申请号：CN201110139058.0

申请日：2011-05-26

Applicant: 北京大学

Inventor： 黄如 ,  诸葛菁 ,  樊捷闻 ,  艾玉杰 ,  王润声 ,  黄欣

IPC: H01L21/762 ,  H01L21/8238 ,  B82B3/00

CPC classification number: H01L29/78696 ,  H01L21/76289 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/66772

Abstract: 本发明提供了一种空气为侧墙的围栅硅纳米线晶体管的制备方法，包括：隔离并淀积SiN；淀积SiO2；定义沟道区和大源漏区；将光刻胶上的图形转移到SiN和SiO2硬掩膜上；淀积与Si有高刻蚀选择比的材料；定义Fin条；形成Fin和大源漏的硬掩膜；形成Si Fin条和大源漏；淀积SiN；刻蚀SiN，形成SiN侧墙；氧化，形成纳米线；去除氧化层，形成悬空纳米线；形成栅氧化层；淀积多晶硅；定义栅线条；将光刻胶上的图形转移到多晶硅上；多晶硅和源漏注入；湿法腐蚀SiN；淀积SiO2，形成空气侧墙；退火激活杂质；完成器件制备。本发明的方法，与CMOS工艺流程相兼容，空气侧墙的引入能有效减小器件的寄生电容，提高器件瞬态响应特性，适用于高性能逻辑电路应用。

公开(公告)号：CN102157556A

公开(公告)日：2011-08-17

申请号：CN201110029601.1

申请日：2011-01-27

Applicant: 北京大学

Inventor： 邹积彬 ,  黄如 ,  王润声 ,  杨庚雨 ,  艾玉洁 ,  樊捷闻

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/10

Abstract: 本发明提供了一种埋沟结构硅基围栅晶体管，属于微电子半导体器件领域。该晶体管包括沟道区、栅介质、栅区、源区、漏区和源漏端外延区，其中，沟道区为硅纳米线结构，包括三层，内部是圆柱形的沟道区下层，包裹在其外的两层分别是沟道区和沟道区上层，沟道区上层和沟道区下层掺杂有类型相反的杂质，沟道区上层外覆盖一层栅介质区，栅区位于栅介质的外层。本发明基于氧化分凝技术制备出适合应用在高速电路中的埋沟结构硅基围栅晶体管，避免了围栅器件多晶向带来的迁移率下降和严重的随机电报噪声现象。

公开(公告)号：CN102053114A

公开(公告)日：2011-05-11

申请号：CN201010528764.X

申请日：2010-11-02

Applicant: 北京大学

Inventor： 邹积彬 ,  黄如 ,  王润声 ,  艾玉杰 ,  樊捷闻

IPC: G01N27/60

CPC classification number: H01L22/14 ,  G01R31/2621 ,  G01R31/2642 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了无衬底引出半导体器件的栅介质层陷阱密度的测试方法。所述器件的源漏左右对称，测试仪连接源漏的探针及电缆左右对称，首先控制栅、源、漏的偏压设置使器件处于不形成反型层且栅介质层陷阱不限制电荷的初始状态，然后通过改变偏压设置依次循环进行下述步骤：1)将载流子通过源漏送入沟道产生反型层，且部分载流子被栅介质层陷阱限制；2)将反型层载流子分别引回源漏，但被栅介质层陷阱限制住的载流子不流回沟道；3)使栅介质层陷阱限制的载流子仅通过漏端流出；根据循环周期、器件沟道尺寸和源漏直流电流计算出栅介质层陷阱密度。该方法简便有效，设备简单，成本低廉，适用于无衬底引出器件，特别是围栅器件的栅介质层陷阱测试。