公开(公告)号：CN111564489A

公开(公告)日：2020-08-21

申请号：CN202010430790.2

申请日：2020-05-20

Applicant: 北京大学

Inventor： 黎明 ,  李小康 ,  于博成 ,  杨远程 ,  黄如

IPC: H01L29/772 ,  H01L29/10 ,  H01L29/423 ,  H01L29/06

Abstract: 本发明公开了一种纳米线离子栅控突触晶体管及其制备方法，属于面向神经网络硬件化应用的突触器件领域。本发明结合了围栅纳米线良好的一维输运特性和离子栅控双电层体系中低操作电压的优势，与现有的基于二维材料或者有机材料的平面大尺寸突触晶体管相比，能够实现更低的功耗和更小的面积开销。另外，其优良的器件一致性和CMOS后端集成特性，使得其有潜力运用到未来大规模神经形态计算电路中。

公开(公告)号：CN104282575B

公开(公告)日：2017-06-06

申请号：CN201410502998.5

申请日：2014-09-26

Applicant: 北京大学

Inventor： 黎明 ,  樊捷闻 ,  杨远程 ,  宣浩然 ,  黄如

IPC: H01L21/336

CPC classification number: H01L29/0665 ,  B82Y10/00 ,  H01L29/0673 ,  H01L29/41725 ,  H01L29/41791 ,  H01L29/42392 ,  H01L29/775

Abstract: 本发明公开了一种制备纳米尺度场效应晶体管的方法，属于大规模集成电路制造技术领域。该方法的核心是在SOI衬底上外延生长制备纳米尺度场效应晶体管，本发明利用外延工艺可以精确控制纳米尺度器件沟道的材料、形貌，进一步优化器件性能；其次，通过实现不同的沟道掺杂类型和掺杂浓度，可以灵活的调整阈值电压以适应不同IC设计的需要；且可以获得高度方向上宽度一致的栅结构，减小器件的寄生和涨落，同时又能够很好的与CMOS后栅工艺兼容，流程简单，成本较低，可应用于未来大规模半导体器件集成中。

公开(公告)号：CN104037159B

公开(公告)日：2017-01-25

申请号：CN201410275700.1

申请日：2014-06-19

Applicant: 北京大学

Inventor： 黎明 ,  杨远程 ,  樊捷闻 ,  宣浩然 ,  张昊 ,  黄如

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L29/0673 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/02236 ,  H01L21/02238 ,  H01L21/02271 ,  H01L21/0274 ,  H01L21/30604 ,  H01L21/30608 ,  H01L21/3083 ,  H01L21/31055 ,  H01L29/045 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66795 ,  H01L29/775 ,  H01L29/785 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体结构，包括：一半导体衬底，多层超细硅线条，所述的多层超细硅线条的界面形状受衬底晶向和线条轴向晶向双重控制。形成方法包括：通过刻蚀工艺形成鱼鳍状硅岛Fin及其两端的源漏区；制备硅的腐蚀掩蔽层；形成多层超细硅线条。本发明的优点：最终形成的多层超细硅线条的位置与截面形状均匀、可控；对硅的各向异性腐蚀是自停止的，工艺窗口大，可在同一硅片上实现不同直径的硅线条；ICPECVD具有较强的窄槽填充能力，淀积牺牲层和腐蚀掩蔽层材料时无空洞；结合氧化技术可以制备尺寸小于10nm的线条，满足小尺寸器件关键工艺的要求；采用自上而下的加工方法，完全和体硅平面晶体管工艺兼容，工艺成本代价小。

公开(公告)号：CN103824759A

公开(公告)日：2014-05-28

申请号：CN201410098730.X

申请日：2014-03-17

Applicant: 北京大学

Inventor： 黎明 ,  杨远程 ,  樊捷闻 ,  宣浩然 ,  张昊 ,  黄如

IPC: H01L21/02 ,  H01L21/336 ,  B82Y10/00

CPC classification number: H01L21/02603 ,  H01L29/0669

Abstract: 一种制备多层超细硅线条的方法，包括：制备硅的腐蚀掩蔽层；外延形成Fin及其两端的源漏区；形成多层超细硅线条。本发明的优点如下：原子层淀积可准确定义超细线条的位置，可控性好；对硅的各向异性腐蚀是自停止的，工艺窗口大，腐蚀所得的纳米线截面形貌均匀、平整；采用先制备掩膜，后外延沟道的方法，形成多层侧壁腐蚀掩膜的工艺简单，不论掩蔽层层数多少，仅需一次外延窗口的刻蚀即可得到多层侧壁掩膜；结合氧化技术可以制备尺寸小于10nm的线条，满足小尺寸器件关键工艺的要求；采用TMAH溶液湿法腐蚀多晶硅，操作简便，安全；不会引入金属离子，适用于集成电路制造工艺中；完全和体硅平面晶体管工艺兼容，工艺成本代价小。

公开(公告)号：CN103700593A

公开(公告)日：2014-04-02

申请号：CN201310696063.0

申请日：2013-12-18

Applicant: 北京大学

Inventor： 黄如 ,  樊捷闻 ,  黎明 ,  杨远程 ,  宣浩然

IPC: H01L21/336 ,  H01L21/762

CPC classification number: H01L21/823814 ,  H01L21/265 ,  H01L21/28185 ,  H01L21/28264 ,  H01L21/3065 ,  H01L21/31055 ,  H01L21/31111 ,  H01L21/762 ,  H01L21/76224 ,  H01L21/823418 ,  H01L21/845 ,  H01L29/0653 ,  H01L29/66522 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7851 ,  H01L29/66484

Abstract: 本发明公开一种制备准SOI源漏多栅器件的方法，属于超大规模集成电路制造技术领域，所述方法依次包括如下步骤：在第一半导体衬底上形成Fin条形状的有源区；形成STI隔离层；淀积栅介质层和栅材料层，形成栅叠层结构；形成源漏延伸区的掺杂结构；形成凹陷源漏结构；形成准SOI源漏隔离层；原位掺杂外延第二半导体材料源漏，并进行退火激活；将假栅去掉，重新进行高k金属栅的淀积；形成接触和金属互联。该方法可有效降低泄漏电流，减小器件的功耗，具有较小的热预算，且工艺简单，能与传统CMOS工艺兼容，还能应用到除硅以外的半导体材料，有利于应有到大规模集成电路制造中。

公开(公告)号：CN105374752B

公开(公告)日：2018-02-13

申请号：CN201510701681.9

申请日：2015-10-26

Applicant: 北京大学

Inventor： 黎明 ,  杨远程 ,  陈珙 ,  樊捷闻 ,  张昊 ,  黄如

IPC: H01L21/8238

CPC classification number: H01L21/823885 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823828 ,  H01L21/823871 ,  H01L21/823878 ,  H01L29/0676 ,  H01L29/401 ,  H01L29/4236 ,  H01L29/66439 ,  H01L29/66545 ,  H01L29/66666 ,  H01L29/775 ,  H01L29/7827

Abstract: 本发明公开了一种垂直纳米线晶体管的集成方法，属于CMOS超大规模集成电路(ULSI)中场效应晶体管逻辑器件领域。该方法结合图形化外延和侧壁替代栅以实现垂直纳米线晶体管集成，与现有的通过刻蚀形成垂直纳米线沟道的方法相比，能够精确地控制器件沟道的截面积大小和形貌，提高器件的特性的一致性；避免了现有方法中沟道形成过程中的刻蚀损伤，提高了器件的性能。

公开(公告)号：CN106611704A

公开(公告)日：2017-05-03

申请号：CN201510702268.4

申请日：2015-10-26

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  杨远程 ,  张昊 ,  樊捷闻 ,  黄如

IPC: H01L21/28

CPC classification number: H01L21/28518

Abstract: 本发明公开了一种超薄硅化物的制备方法。本方法为：1)在硅衬底上制备插入阻挡层；2)在制备的阻挡层上制备一金属层；3)对步骤2)得到的结构进行退火，使该金属层的金属扩散过该插入阻挡层并与硅反应形成超薄硅化物；4)去除多余的金属以及该插入阻挡层，得到超薄硅化物。本发明可实现小于2nm的超薄硅化物的制备，且通过改变插入阻挡层的厚度来控制驱入的金属量，以此可以得到同一金属但不同物相和不同厚度的硅化物，工艺可控性高；形成的超薄硅化物具有低电阻率、低肖特基势垒、均匀性好和平整度好的特点；对常规超薄硅化物制备方法中金属的淀积工艺窗口大大放宽；完全和体硅CMOS工艺相兼容，工艺简单，成本代价小。

公开(公告)号：CN106206296A

公开(公告)日：2016-12-07

申请号：CN201610641234.3

申请日：2016-08-08

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  杨远程 ,  黄如

IPC: H01L21/335 ,  H01L29/775 ,  H01L29/10

CPC classification number: H01L29/66409 ,  H01L29/1029 ,  H01L29/66439 ,  H01L29/775

Abstract: 本发明提供一种垂直沟道纳米线生物传感器的集成方法，属于半导体制造技术领域。该方法结合刻蚀通孔、外延沟道、各向同性去除假栅层以实现垂直沟道的纳米线生物传感器的集成。本发明与传统的水平沟道结构相比，生物分子在溶液中进行布朗运动时对纳米线沟道表面的各个方向均产生随机碰撞，最终在纳米线表面产生更高的修饰密度。且本发明避免了现有方法中沟道形成过程中的刻蚀损伤，提高了器件的性能；以及可以将沟长缩短至10nm以下，满足了对单个蛋白质或核酸分子的修饰要求。本发明与传统集成电路制造技术相兼容，工艺简单、成本代价小。

公开(公告)号：CN103824759B

公开(公告)日：2016-07-06

申请号：CN201410098730.X

申请日：2014-03-17

Applicant: 北京大学

Inventor： 黎明 ,  杨远程 ,  樊捷闻 ,  宣浩然 ,  张昊 ,  黄如

IPC: H01L21/02 ,  H01L21/336 ,  B82Y10/00

Abstract: 一种制备多层超细硅线条的方法，包括：制备硅的腐蚀掩蔽层；外延形成Fin及其两端的源漏区；形成多层超细硅线条。本发明的优点如下：原子层淀积可准确定义超细线条的位置，可控性好；对硅的各向异性腐蚀是自停止的，工艺窗口大，腐蚀所得的纳米线截面形貌均匀、平整；采用先制备掩膜，后外延沟道的方法，形成多层侧壁腐蚀掩膜的工艺简单，不论掩蔽层层数多少，仅需一次外延窗口的刻蚀即可得到多层侧壁掩膜；结合氧化技术可以制备尺寸小于10nm的线条，满足小尺寸器件关键工艺的要求；采用TMAH溶液湿法腐蚀多晶硅，操作简便，安全；不会引入金属离子，适用于集成电路制造工艺中；完全和体硅平面晶体管工艺兼容，工艺成本代价小。

公开(公告)号：CN103292747A

公开(公告)日：2013-09-11

申请号：CN201310187691.6

申请日：2013-05-20

Applicant: 北京大学

Inventor： 黄如 ,  李佳 ,  黎明 ,  樊捷闻 ,  杨远程 ,  宣浩然

IPC: G01B11/30

Abstract: 本发明涉及一种测量FinFET器件侧墙表面粗糙度的方法及装置，装置包括：显微镜、多个光纤传感器以及后端处理设备，将光纤传感器的光纤探头置于Fin线条侧墙同一侧，光纤探头和Fin表面距离在准直光纤临界距离内发射入射光；收集经过散射的光束，将光束转化为电信号输出；根据该电信号计算得到表面粗糙度。本发明的方法解决了其他测量仪器无法测量垂直侧墙粗糙度这一问题，有利于半导体制备工艺中纳米线条制备的表征，对集成电路制备工艺研究有重要意义。本发明的装置结构简单，成本低。测量系统组成仪器简单易购买，光学系统测量，无需使用探针，没有消耗配件，成本相对较低。