公开(公告)号：CN1177368C

公开(公告)日：2004-11-24

申请号：CN01125581.1

申请日：2001-08-13

Applicant: 冲电气工业株式会社 ,  卡西欧计算机株式会社

Inventor： 田原伊和男 ,  三原一郎 ,  青木由隆

IPC: H01L27/00 ,  H01L23/52 ,  H01L23/48 ,  H01L21/70

CPC classification number: H01L23/5227 ,  H01L23/3114 ,  H01L23/5223 ,  H01L27/08 ,  H01L27/0805 ,  H01L28/20 ,  H01L28/40 ,  H01L2924/0002 ,  H01L2924/1423 ,  H01L2924/19041 ,  H01L2924/00

Abstract: 在包括多个连接焊盘的半导体衬底的电路元件形成区域上，层积形成薄膜无源元件，该薄膜无源元件包括由多个导体层和介质层形成的电容元件或由已构图的导体层形成的电感元件的至少其中之一，并与电路元件形成区域的电路元件连接，可以缩小芯片面积，并且内置RF功能所需的无源元件，所以可以实现缩小具有无线I/F功能的模块尺寸。薄膜无源元件在半导体晶片上通过插入绝缘膜来形成，电容元件层积第1导体层、介质层和第2导体层来形成，电感元件通过产生电感分量的、例如形成构图为螺旋角形状的导体层来形成，在每个芯片形成区域中，通过将半导体晶片单片化来形成半导体器件。由此，在芯片上可以集中形成层积搭载薄膜无源元件的多个半导体器件。

公开(公告)号：CN1649119A

公开(公告)日：2005-08-03

申请号：CN200510005871.3

申请日：2005-01-27

Applicant: 卡西欧计算机株式会社

Inventor： 定别当裕康 ,  三原一郎

IPC: H01L21/60 ,  H01L23/485

CPC classification number: H01L23/5389 ,  H01L21/4857 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49822 ,  H01L24/24 ,  H01L24/27 ,  H01L24/29 ,  H01L24/82 ,  H01L24/83 ,  H01L24/97 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05024 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05548 ,  H01L2224/05569 ,  H01L2224/056 ,  H01L2224/05647 ,  H01L2224/13022 ,  H01L2224/24226 ,  H01L2224/274 ,  H01L2224/2919 ,  H01L2224/82039 ,  H01L2224/83191 ,  H01L2224/8385 ,  H01L2224/97 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/19043 ,  H05K1/185 ,  H01L2224/82 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 本发明的提供一种减少在半导体构成体的周围产生的无效空间的半导体器件。本发明的半导体器件包括：基底构件(22)；半导体构成体(3)，设置在所述基底构件(22)上，并且具有半导体衬底(5)和在该半导体衬底(5)上设置的多个外部连接用电极(13)；布线板(26)，设置在所述半导体构成体(3)的周围，至少在一个面上具有第1布线(33、34)；以及第2布线(19)，设置在所述半导体构成体(3)和所述布线板(26)上，被连接到所述半导体构成体(3)的外部连接用电极(13)。这种情况下，由于在半导体构成体(3)的周围设有布线板(26)，所以可以减少在半导体构成体(3)的周围产生的无效空间。

公开(公告)号：CN1264178A

公开(公告)日：2000-08-23

申请号：CN00100863.3

申请日：2000-02-15

Applicant: 卡西欧计算机株式会社

Inventor： 青木由隆 ,  三原一郎 ,  若林猛 ,  渡辺克己

IPC: H01L27/00 ,  H01L23/50 ,  H01L21/60

CPC classification number: H01L23/3114 ,  H01L23/5223 ,  H01L23/5225 ,  H01L23/5227 ,  H01L23/5228 ,  H01L23/525 ,  H01L2924/0002 ,  H01L2924/1423 ,  H01L2924/19041 ,  H01L2924/00

Abstract: 一种半导体装置,包括:具有一电路元件形成区域和一连接垫的一半导体基底;通过插入的第一绝缘膜,设置在所述电路元件形成区域上的一阻挡层;通过插入的第二绝缘膜,设置在具有所述阻挡层的所述第一绝缘膜上,并被连接至所述连接垫的重布线;及设置在所述重布线上的一柱状电极。

公开(公告)号：CN101847610A

公开(公告)日：2010-09-29

申请号：CN201010143224.X

申请日：2010-03-24

Applicant: 卡西欧计算机株式会社

Inventor： 三原一郎

IPC: H01L23/31 ,  H01L23/29 ,  H01L21/56

CPC classification number: H01L23/3114 ,  H01L23/5227 ,  H01L24/11 ,  H01L24/13 ,  H01L24/94 ,  H01L2224/0236 ,  H01L2224/024 ,  H01L2224/94 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01078 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2224/11 ,  H01L2224/03

Abstract: 一种半导体装置及其制造方法。在硅衬底(1)的上表面形成有构成集成电路的多个电路元件，在其上设有钝化膜(3)以及第一保护膜(3)。在硅衬底(1)的上表面周边部设有与集成电路连接的多个连接焊盘(2a、2b)。在第一保护膜(3)的除了周边部之外的上表面设有第二保护膜(7)。在第二保护膜(7)的上表面上设有螺旋形状的薄膜感应元件(11)。在该情况下，第一和第二保护膜(5、7)的合计厚度形成得比较厚，由此能够降低因硅衬底(1)中产生涡流而引起的薄膜感应元件(11)的涡流损失。

公开(公告)号：CN100461391C

公开(公告)日：2009-02-11

申请号：CN200710087684.3

申请日：2003-02-03

Applicant: 卡西欧计算机株式会社

Inventor： 若林猛 ,  三原一郎

IPC: H01L23/485 ,  H01L23/538 ,  H01L25/00

CPC classification number: H01L24/97 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/24 ,  H01L2224/24137 ,  H01L2224/24195 ,  H01L2224/24226 ,  H01L2224/24246 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/97 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/01075 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2224/83 ,  H01L2224/82 ,  H01L2924/00012

Abstract: 将多个半导体芯片(23)结合至基板(21)上所形成的粘接层(22)。然后，对多个半导体芯片(23)集中形成第一至第三绝缘膜(31、35、39)、第一和第二底垫金属层(33、37)、第一和第二重新布线(34、38)，以及焊球(41)。在这种情况下，第一和第二底垫金属层(33、37)通过溅射法形成，且第一和第二重新布线(34、38)通过电镀法形成。随后，在位于相邻半导体芯片(23)之间的区域中切割由三个绝缘膜(39、35、31)、粘接层(22)和基板(21)组成的分层结构。

公开(公告)号：CN100383965C

公开(公告)日：2008-04-23

申请号：CN200510005873.2

申请日：2005-01-27

Applicant: 卡西欧计算机株式会社

Inventor： 三原一郎

IPC: H01L23/485 ,  H01L21/60

CPC classification number: H01L24/24 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/5389 ,  H01L24/82 ,  H01L24/97 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/24226 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/82039 ,  H01L2224/82047 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01057 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2224/82 ,  H01L2224/83 ,  H01L2924/00

Abstract: 本发明涉及半导体器件及其制造方法。对在底板(1)上设有被称作半导体构成体(2)、在半导体构成体(2)周围的底板(1)上设有绝缘层(13)、在半导体构成体(2)和绝缘层(13)上设有上层布线的半导体器件，谋求薄型化。在预浸料坯材形成的底板(1)的上表面，固着半导体构成体(2)的硅衬底(3)的下表面。这样，与在底板(1)的上表面间隔着由接合材料等形成的粘接层来粘接半导体构成体(2)的硅衬底(3)的下表面的情况相比较，可以减薄与粘接层的厚度相当的量。

公开(公告)号：CN100341127C

公开(公告)日：2007-10-03

申请号：CN200510005871.3

申请日：2005-01-27

Applicant: 卡西欧计算机株式会社

Inventor： 定别当裕康 ,  三原一郎

IPC: H01L21/60 ,  H01L23/485

CPC classification number: H01L23/5389 ,  H01L21/4857 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49822 ,  H01L24/24 ,  H01L24/27 ,  H01L24/29 ,  H01L24/82 ,  H01L24/83 ,  H01L24/97 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05024 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05548 ,  H01L2224/05569 ,  H01L2224/056 ,  H01L2224/05647 ,  H01L2224/13022 ,  H01L2224/24226 ,  H01L2224/274 ,  H01L2224/2919 ,  H01L2224/82039 ,  H01L2224/83191 ,  H01L2224/8385 ,  H01L2224/97 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/19043 ,  H05K1/185 ,  H01L2224/82 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 本发明的提供一种减少在半导体构成体的周围产生的无效空间的半导体器件。本发明的半导体器件包括：基底构件(22)；半导体构成体(3)，设置在所述基底构件(22)上，并且具有半导体衬底(5)和在该半导体衬底(5)上设置的多个外部连接用电极(13)；布线板(26)，设置在所述半导体构成体(3)的周围，至少在一个面上具有第1布线(33、34)；上层绝缘膜(16)，形成在上述半导体构成体(3)上；第2布线(19)，设置在所述上层绝缘膜(16)上和所述布线板(26)上，被连接到所述半导体构成体(3)的外部连接用电极(13)上；以及绝缘衬底(36)，形成在所述第2布线(19)上和所述布线板(26)上。这种情况下，由于在半导体构成体(3)的周围设有布线板(26)，所以可以减少在半导体构成体(3)的周围产生的无效空间。

公开(公告)号：CN1830083A

公开(公告)日：2006-09-06

申请号：CN200480021710.7

申请日：2004-11-10

Applicant: 卡西欧计算机株式会社

Inventor： 胁坂伸治 ,  定别当裕康 ,  若林猛 ,  三原一郎

IPC: H01L23/538

CPC classification number: H01L2224/32145 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/3025

Abstract: 第一半导体元件(4)贴装在底板(1)上面，并且处于其外围由绝缘元件(16)覆盖并且其上表面由上部绝缘膜(17)覆盖的密封状态中。形成于上部绝缘膜(17)上面的上部布线层(20，24)和通过下部绝缘膜(31，34)形成于底板(1)下面的下部布线层(33，37)通过导体(43)相连。第二半导体元件(40)露出贴装，并与下部布线层(33，37)相连。

公开(公告)号：CN1790686A

公开(公告)日：2006-06-21

申请号：CN200510119959.8

申请日：2005-09-16

Applicant: 卡西欧计算机株式会社

Inventor： 若林猛 ,  三原一郎

IPC: H01L23/28 ,  H01L23/485 ,  H01L21/56 ,  H01L21/60

CPC classification number: H01L2224/11 ,  H01L2924/01011 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/014 ,  H01L2924/14

Abstract: 本发明提供一种芯片尺寸的半导体装置，其实质上包括：具有集成电路和连接焊盘(2)的半导体基板(1)；与上述连接焊盘(2)电连接的外部连接用电极(9)；设置在上述外部连接用电极(9)的周围的上述半导体基板(1)上的第一密封材料(10)，上述第一密封材料(10)中含有的Na离子、K离子、Ca离子和Cl离子的各杂质浓度在10ppm以下；和至少设置在上述半导体基板(1)的下表面及其周边侧面上的第二密封材料(12)，上述第二密封材料(12)中含有的Na离子、K离子、Ca离子和Cl离子的总杂质浓度在100ppm以上。

公开(公告)号：CN1698198A

公开(公告)日：2005-11-16

申请号：CN200480000058.0

申请日：2004-01-16

Applicant: 卡西欧计算机株式会社 ,  CMK株式会社

Inventor： 三原一郎 ,  若林猛 ,  城户利浩 ,  定别当裕康 ,  吉野裕 ,  影山信之 ,  河野大太 ,  吉泽润

IPC: H01L23/31 ,  H01L23/485

CPC classification number: H01L21/568 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/24 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/9222 ,  H01L2224/92244 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/18162 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 一种半导体器件，包括至少一个半导体构件(3)，该半导体构件(3)具有形成在半导体衬底(5)上的多个外部连接电极(6)。绝缘部件(14、14A)设置在半导体构件(3)的一侧上。上部互连(17、54)具有连接焊盘部分，所述连接焊盘部分设置在对应上部互连的绝缘板件(14、41A)上并连接到半导体构件(3)的外部连接电极(6)上。