集成电路器件
    2.
    发明公开
    集成电路器件 审中-实审

    公开(公告)号:CN114628491A

    公开(公告)日:2022-06-14

    申请号:CN202111211674.2

    申请日:2021-10-18

    Abstract: 一种集成电路器件包括:鳍型有源区,位于衬底上;至少一个纳米片,具有面对鳍顶的底表面;栅极线,位于所述鳍型有源区上;以及源极/漏极区,位于所述鳍型有源区上,与所述栅极线相邻,并且与所述至少一个纳米片接触,其中,所述源极/漏极区包括下主体层和上主体层,所述下主体层的顶表面包括下刻面,所述下刻面在其在从所述至少一个纳米片到所述源极/漏极区的中心的方向上延伸时朝向所述衬底下降的,并且所述上主体层包括与所述下刻面接触的底表面和具有上刻面的顶表面。对于垂直截面,所述下刻面沿着相应的第一线延伸,所述上刻面沿着与所述第一线相交的第二线延伸。

    半导体器件
    3.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN113130629A

    公开(公告)日:2021-07-16

    申请号:CN202010998536.2

    申请日:2020-09-21

    Abstract: 一种半导体器件,包括:有源图案,在第一方向上延伸;沟道图案,在有源图案上,并且包括竖直堆叠的半导体图案;源极/漏极图案,在有源图案中的凹部中;栅电极,在有源图案上并在与第一方向交叉的第二方向上延伸,栅电极围绕每个半导体图案的顶表面、至少一个侧表面和底表面;以及栅极间隔物,覆盖栅电极的侧表面,并且具有向半导体图案的开口,其中,源极/漏极图案包括覆盖凹部的内侧的缓冲层,缓冲层包括彼此相对的外侧表面和内侧表面,并且外侧表面和内侧表面中的每一个是朝向栅电极凸出地弯曲的弯曲表面。

    集成电路器件
    6.
    发明公开
    集成电路器件 审中-公开

    公开(公告)号:CN120050996A

    公开(公告)日:2025-05-27

    申请号:CN202411105441.8

    申请日:2024-08-13

    Abstract: 一种集成电路器件包括:衬底,提供有设置在衬底的第一表面处的鳍型有源区;多个纳米片,设置在鳍型有源区的顶表面上并与鳍型有源区的顶表面分离;设置在鳍型有源区上的栅极线,栅极线围绕所述多个纳米片中的每个;设置在鳍型有源区上的源极/漏极区,源极/漏极区的侧壁与栅极线相邻并与所述多个纳米片接触;背面接触,从衬底的第二表面朝向源极/漏极区的下部延伸;以及高浓度掺杂层,设置在源极/漏极区的下部。高浓度掺杂层具有比源极/漏极区的掺杂剂浓度大的掺杂剂浓度。

    集成电路器件
    7.
    发明公开
    集成电路器件 审中-实审

    公开(公告)号:CN117199071A

    公开(公告)日:2023-12-08

    申请号:CN202310660218.9

    申请日:2023-06-05

    Abstract: 一种集成电路(IC)器件包括:鳍型有源区;沟道区,在鳍型有源区上;栅极线,在鳍型有源区上围绕沟道区;源极/漏极区,在鳍型有源区上与栅极线相邻并具有面对沟道区的侧壁,其中源极/漏极区包括第一缓冲层、第二缓冲层和主体层,第一缓冲层、第二缓冲层和主体层在远离鳍型有源区的方向上依次堆叠,每个包括掺有p型掺杂剂的Si1‑xGex层(x大于0),并具有不同的Ge浓度,第二缓冲层共形地覆盖第一缓冲层的面对主体层的表面。第二缓冲层的侧缓冲部分与底缓冲部分的厚度比率在约0.9至约1.1的范围内。

    半导体器件
    8.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN114628500A

    公开(公告)日:2022-06-14

    申请号:CN202111116770.9

    申请日:2021-09-23

    Abstract: 一种半导体器件包括:多沟道有源图案;多个栅极结构,位于所述多沟道有源图案上并在第一方向上彼此间隔开,所述多个栅极结构包括在与所述第一方向不同的第二方向上延伸的栅电极;源极/漏极凹陷,位于相邻的所述栅极结构之间;以及源极/漏极图案,在所述源极/漏极凹陷中位于所述多沟道有源图案上,其中,所述源极/漏极图案包括:半导体衬垫层,包括硅锗并沿着所述源极/漏极凹陷延伸;半导体填充层,包括硅锗并位于所述半导体衬垫层上;以及至少一个半导体插入层,位于所述半导体衬垫层和所述半导体填充层之间,其中,所述至少一个半导体插入层具有鞍结构。

    集成电路器件及其制造方法
    9.
    发明公开

    公开(公告)号:CN112530944A

    公开(公告)日:2021-03-19

    申请号:CN202010643649.0

    申请日:2020-07-06

    Abstract: 一种集成电路器件,包括:鳍型有源区,从衬底突出并沿第一方向延伸;多个半导体图案,与鳍型有源区的上表面分开设置,所述多个半导体图案均包括沟道区;栅电极,围绕所述多个半导体图案,在垂直于第一方向的第二方向上延伸,并且包括主栅电极和子栅电极,其中所述主栅电极设置在所述多个半导体图案中的最上方半导体图案上并在第二方向上延伸,且所述子栅电极设置在多个半导体图案之间;第一间隔结构,设置在所述主栅电极的两个侧壁上;以及源极区/漏极区,与所述多个半导体图案相连,设置在所述栅电极的两侧,并接触所述间隔结构的底表面。

Patent Agency Ranking