公开(公告)号：US09087613B2

公开(公告)日：2015-07-21

申请号：US13753165

申请日：2013-01-29

申请人： Kyo-Min Sohn ,  Ho-Young Song ,  Sang-Joon Hwang ,  Cheol Kim ,  Dong-Hyun Sohn

发明人： Kyo-Min Sohn ,  Ho-Young Song ,  Sang-Joon Hwang ,  Cheol Kim ,  Dong-Hyun Sohn

IPC分类号： G11C29/00 ,  G11C29/44 ,  G06F11/27 ,  G06F11/20 ,  G11C29/56 ,  G01R31/3187 ,  G11B20/18 ,  G11C5/04 ,  G11C11/40 ,  G11C17/16 ,  G11C17/18 ,  G11C29/02

CPC分类号： G11C29/4401 ,  G01R31/3187 ,  G06F11/2053 ,  G06F11/27 ,  G11B20/1816 ,  G11C5/04 ,  G11C8/06 ,  G11C8/10 ,  G11C11/40 ,  G11C11/4078 ,  G11C11/4094 ,  G11C11/4096 ,  G11C17/16 ,  G11C17/18 ,  G11C29/027 ,  G11C29/36 ,  G11C29/42 ,  G11C29/44 ,  G11C29/56 ,  G11C29/56008 ,  G11C29/78 ,  G11C29/785 ,  G11C2029/4402 ,  G11C2029/5606

摘要： Provided are a method and an apparatus for repairing a memory cell in a memory test system. A test device detects a fail address by testing a memory device according to a test command, and temporarily stores the fail address in a fail address memory (FAM). The fail address is transmitted to the memory device according to a fail address transmission mode, is temporarily stored in a temporary fail address storage of the memory device, and is then stored in an anti-fuse array, which is a non-volatile storage device. To secure the reliability of data, stored data can be read to verify the data and a verification result can be transmitted in series or in parallel to the test device.

摘要翻译： 提供了一种用于修复存储器测试系统中的存储单元的方法和装置。 测试设备通过根据测试命令测试存储设备来检测故障地址，并将故障地址临时存储在故障地址存储器（FAM）中。 故障地址根据故障地址传输模式发送到存储设备，被临时存储在存储器件的暂时失效地址存储器中，然后存储在作为非易失性存储设备的反熔丝阵列 。 为了确保数据的可靠性，可以读取存储的数据以验证数据，并且验证结果可以与测试设备串联或并行传输。

公开(公告)号：US09036406B2

公开(公告)日：2015-05-19

申请号：US13832101

申请日：2013-03-15

申请人： Hye-Jin Kim ,  Sang-Kyu Kang ,  Dong-Hyun Sohn ,  Dong-Min Kim ,  Kyu-Chan Lee

发明人： Hye-Jin Kim ,  Sang-Kyu Kang ,  Dong-Hyun Sohn ,  Dong-Min Kim ,  Kyu-Chan Lee

IPC分类号： G11C11/00 ,  G11C11/16 ,  G11C5/14

CPC分类号： G11C11/1675 ,  G11C5/147 ,  G11C11/161 ,  G11C11/1653 ,  G11C11/1659 ,  G11C11/1673 ,  G11C11/1697

摘要： A MRAM includes a memory cell array of spin-transfer torque magnetic random access memory (STT-MRAM) cells and a source line commonly connected to the plurality of STT-MRAM cells. A source line voltage generator generates a source line driving voltage in response to an external power supply voltage and provides the source line driving voltage to the source line.

摘要翻译： MRAM包括自旋转移转矩磁随机存取存储器（STT-MRAM）单元的存储单元阵列和通常连接到多个STT-MRAM单元的源极线。 源极线电压发生器响应于外部电源电压产生源极线驱动电压，并将源极线驱动电压提供给源极线。

公开(公告)号：US20140146600A1

公开(公告)日：2014-05-29

申请号：US14077274

申请日：2013-11-12

申请人： DONG HYUN SOHN ,  CHAN KYUNG KIM ,  YUN SANG LEE

发明人： DONG HYUN SOHN ,  CHAN KYUNG KIM ,  YUN SANG LEE

IPC分类号： G11C11/16

CPC分类号： G11C11/1697 ,  G11C11/1659 ,  G11C11/1673 ,  G11C11/1675 ,  G11C11/1693

摘要： A magneto-resistive random access memory (MRAM) comprising an MRAM cell array having an MRAM cell, and a control and voltage generation unit configured to generate a back bias voltage for the MRAM cell. The control and voltage generation unit comprising a command decoder configured to generate a decoding signal in response to a command output from a memory controller, and a voltage controller and generator configured to generate the back bias voltage with a magnitude based on the decoding signal and a reset signal output from the memory controller.

摘要翻译： 包括具有MRAM单元的MRAM单元阵列的磁阻随机存取存储器（MRAM）以及被配置为产生MRAM单元的反向偏置电压的控制和电压产生单元。 所述控制和电压产生单元包括命令解码器，其被配置为响应于从存储器控制器输出的命令产生解码信号;以及电压控制器和发生器，被配置为基于所述解码信号产生具有幅度的所述反向偏置电压，以及 从存储器控制器输出的复位信号。

公开(公告)号：US20120099364A1

公开(公告)日：2012-04-26

申请号：US13238669

申请日：2011-09-21

申请人： Chul Woo Park ,  In Gyu Baek ,  Dong Hyun Sohn ,  Hong Sun Hwang

发明人： Chul Woo Park ,  In Gyu Baek ,  Dong Hyun Sohn ,  Hong Sun Hwang

IPC分类号： G11C11/21

CPC分类号： G11C13/0069 ,  G11C13/00 ,  G11C2013/0083 ,  G11C2213/71 ,  G11C2213/79

摘要： A resistive memory device and method of initialization are provided. The resistive memory device includes a first group of resistive memory cells connected between bit lines and a first plate and a second group connected between bit lines and a second plate. First and second initialization voltages are respectively applied to the first and second plates outside a normal path associated with a normal operation of the resistive memory cells.

摘要翻译： 提供了电阻式存储器件和初始化方法。 电阻性存储器件包括连接在位线与第一板之间的第一组电阻存储器单元和连接在位线和第二板之间的第二组。 第一和第二初始化电压分别施加到与电阻存储器单元的正常操作相关联的正常路径之外的第一和第二板。

公开(公告)号：US20180068742A1

公开(公告)日：2018-03-08

申请号：US15795595

申请日：2017-10-27

申请人： Kyo-Min Sohn ,  Ho-Young Song ,  Sang-Joon Hwang ,  Cheol Kim ,  Dong-Hyun Sohn

发明人： Kyo-Min Sohn ,  Ho-Young Song ,  Sang-Joon Hwang ,  Cheol Kim ,  Dong-Hyun Sohn

IPC分类号： G11C29/44 ,  G11C17/16 ,  G11C11/4078 ,  G11C11/4094 ,  G11C11/4096 ,  G11C17/18 ,  G11C29/36 ,  G11C29/42 ,  G11C29/00

CPC分类号： G11C29/44 ,  G01R31/3187 ,  G06F11/2053 ,  G06F11/27 ,  G11B20/1816 ,  G11C5/04 ,  G11C8/06 ,  G11C8/10 ,  G11C11/40 ,  G11C11/4078 ,  G11C11/4094 ,  G11C11/4096 ,  G11C17/16 ,  G11C17/18 ,  G11C29/027 ,  G11C29/36 ,  G11C29/42 ,  G11C29/4401 ,  G11C29/56 ,  G11C29/56008 ,  G11C29/78 ,  G11C29/785 ,  G11C2029/4402 ,  G11C2029/5606

摘要： Provided are a method and an apparatus for repairing a memory cell in a memory test system. A test device detects a fail address by testing a memory device according to a test command, and temporarily stores the fail address in a fail address memory (FAM). The fail address is transmitted to the memory device according to a fail address transmission mode, is temporarily stored in a temporary fail address storage of the memory device, and is then stored in an anti-fuse array, which is a non-volatile storage device. To secure the reliability of data, stored data can be read to verify the data and a verification result can be transmitted in series or in parallel to the test device.

公开(公告)号：US09076542B2

公开(公告)日：2015-07-07

申请号：US14077274

申请日：2013-11-12

申请人： Dong Hyun Sohn ,  Chan Kyung Kim ,  Yun Sang Lee

发明人： Dong Hyun Sohn ,  Chan Kyung Kim ,  Yun Sang Lee

IPC分类号： G11C11/00 ,  G11C11/14 ,  G11C11/36 ,  G11C11/16

CPC分类号： G11C11/1697 ,  G11C11/1659 ,  G11C11/1673 ,  G11C11/1675 ,  G11C11/1693

摘要： A magneto-resistive random access memory (MRAM) including an MRAM cell array having an MRAM cell, and a control and voltage generation unit configured to generate a back bias voltage for the MRAM cell. The control and voltage generation unit including a command decoder configured to generate a decoding signal in response to a command output from a memory controller, and a voltage controller and generator configured to generate the back bias voltage with a magnitude based on the decoding signal and a reset signal output from the memory controller.

摘要翻译： 包括具有MRAM单元的MRAM单元阵列的磁阻随机存取存储器（MRAM）以及被配置为产生MRAM单元的反向偏置电压的控制和电压产生单元。 所述控制和电压产生单元包括命令解码器，其被配置为响应于从存储器控制器输出的命令产生解码信号;以及电压控制器和发生器，其被配置为基于所述解码信号产生具有幅度的所述反向偏置电压，以及 从存储器控制器输出的复位信号。

公开(公告)号：US20140016404A1

公开(公告)日：2014-01-16

申请号：US13937236

申请日：2013-07-09

申请人： Chan-kyung Kim ,  Soo-ho Cha ,  Dong-seok Kang ,  Chul-woo Park ,  Dong-hyun Sohn ,  Yun-sang Lee ,  Hye-jin Kim

发明人： Chan-kyung Kim ,  Soo-ho Cha ,  Dong-seok Kang ,  Chul-woo Park ,  Dong-hyun Sohn ,  Yun-sang Lee ,  Hye-jin Kim

IPC分类号： G11C11/16

CPC分类号： G11C11/165 ,  G11C5/025 ,  G11C5/04 ,  G11C7/1009 ,  G11C7/1054 ,  G11C7/1057 ,  G11C7/1081 ,  G11C7/222 ,  G11C11/161 ,  G11C11/1653 ,  G11C11/1659 ,  G11C11/1673 ,  G11C11/1675 ,  G11C11/1693 ,  G11C11/5607 ,  G11C13/047 ,  G11C29/022 ,  G11C29/028 ,  G11C29/50008

摘要： A magnetic memory device such as a magnetic random access memory (MRAM), and a memory module and a memory system on which the magnetic memory device is mounted are disclosed. The MRAM includes magnetic memory cells each of which varies between at least two states according to a magnetization direction and an interface unit that provides various interface functions. The memory module includes a module board and at least one MRAM chip mounted on the module board, and further includes a buffer chip that manages an operation of the at least one MRAM chip. The memory system includes the MRAM and a memory controller that communicates with the MRAM, and may communicate an electric-to-optical conversion signal or an optical-to-electric conversion signal by using an optical link that is connected between the MRAM and the memory controller.

摘要翻译： 公开了一种诸如磁性随机存取存储器（MRAM）的磁存储器件，以及其上安装有磁存储器件的存储器模块和存储器系统。 MRAM包括各自根据磁化方向在至少两个状态之间变化的磁存储单元和提供各种接口功能的接口单元。 存储器模块包括模块板和安装在模块板上的至少一个MRAM芯片，还包括管理至少一个MRAM芯片的操作的缓冲芯片。 存储器系统包括MRAM和与MRAM进行通信的存储器控​​制器，并且可以通过使用连接在MRAM和存储器之间的光学链路来传送电 - 光转换信号或光 - 电转换信号 控制器。

公开(公告)号：US20130311717A1

公开(公告)日：2013-11-21

申请号：US13768858

申请日：2013-02-15

申请人： Chan-kyung Kim ,  Dong-seok Kang ,  Hye-jin Kim ,  Chul-woo Park ,  Dong-hyun Sohn ,  Yun-sang Lee ,  Sang-beom Kang ,  Hyung-rok Oh ,  Soo-ho Cha

发明人： Chan-kyung Kim ,  Dong-seok Kang ,  Hye-jin Kim ,  Chul-woo Park ,  Dong-hyun Sohn ,  Yun-sang Lee ,  Sang-beom Kang ,  Hyung-rok Oh ,  Soo-ho Cha

IPC分类号： G11C11/16 ,  G06F12/02

CPC分类号： G11C11/165 ,  G06F12/0246 ,  G11C11/161 ,  G11C11/1653 ,  G11C11/1659 ,  G11C11/1673 ,  G11C11/1675 ,  G11C11/1693

摘要： A magnetic random access memory (MRAM), and a memory module, memory system including the same, and method for controlling the same are disclosed. The MRAM includes magnetic memory cells configured to change between at least two states according to a magnetization direction, and a mode register supporting a plurality of operational modes.

摘要翻译： 公开了一种磁性随机存取存储器（MRAM）及其存储器模块，包括该存储器模块的存储器系统及其控制方法。 MRAM包括被配置为根据磁化方向在至少两个状态之间改变的磁存储单元和支持多个操作模式的模式寄存器。

公开(公告)号：US20150243374A1

公开(公告)日：2015-08-27

申请号：US14698219

申请日：2015-04-28

申请人： Kyo-Min Sohn ,  Ho-Young Song ,  Sang-Joon Hwang ,  Cheol Kim ,  Dong-Hyun Sohn

发明人： Kyo-Min Sohn ,  Ho-Young Song ,  Sang-Joon Hwang ,  Cheol Kim ,  Dong-Hyun Sohn

IPC分类号： G11C29/00 ,  G11C8/10 ,  G11C8/06 ,  G11C17/16 ,  G11C17/18

CPC分类号： G11C29/4401 ,  G01R31/3187 ,  G06F11/2053 ,  G06F11/27 ,  G11B20/1816 ,  G11C5/04 ,  G11C8/06 ,  G11C8/10 ,  G11C11/40 ,  G11C11/4078 ,  G11C11/4094 ,  G11C11/4096 ,  G11C17/16 ,  G11C17/18 ,  G11C29/027 ,  G11C29/36 ,  G11C29/42 ,  G11C29/44 ,  G11C29/56 ,  G11C29/56008 ,  G11C29/78 ,  G11C29/785 ,  G11C2029/4402 ,  G11C2029/5606

摘要： Provided are a method and an apparatus for repairing a memory cell in a memory test system. A test device detects a fail address by testing a memory device according to a test command, and temporarily stores the fail address in a fail address memory (FAM). The fail address is transmitted to the memory device according to a fail address transmission mode, is temporarily stored in a temporary fail address storage of the memory device, and is then stored in an anti-fuse array, which is a non-volatile storage device. To secure the reliability of data, stored data can be read to verify the data and a verification result can be transmitted in series or in parallel to the test device.

摘要翻译： 提供了一种用于修复存储器测试系统中的存储单元的方法和装置。 测试设备通过根据测试命令测试存储设备来检测故障地址，并将故障地址临时存储在故障地址存储器（FAM）中。 故障地址根据故障地址传输模式发送到存储设备，被临时存储在存储器件的暂时失效地址存储器中，然后存储在作为非易失性存储设备的反熔丝阵列 。 为了确保数据的可靠性，可以读取存储的数据以验证数据，并且验证结果可以与测试设备串联或并行传输。

公开(公告)号：US20130329489A1

公开(公告)日：2013-12-12

申请号：US13832101

申请日：2013-03-15

申请人： HYE-JIN KIM ,  Sang-Kyu Kang ,  Dong-Hyun Sohn ,  Dong-Min Kim ,  Kyu-Chan Lee

发明人： HYE-JIN KIM ,  Sang-Kyu Kang ,  Dong-Hyun Sohn ,  Dong-Min Kim ,  Kyu-Chan Lee

IPC分类号： G11C11/16

CPC分类号： G11C11/1675 ,  G11C5/147 ,  G11C11/161 ,  G11C11/1653 ,  G11C11/1659 ,  G11C11/1673 ,  G11C11/1697

摘要： A MRAM includes a memory cell array of spin-transfer torque magnetic random access memory (STT-MRAM) cells and a source line commonly connected to the plurality of STT-MRAM cells. A source line voltage generator generates a source line driving voltage in response to an external power supply voltage and provides the source line driving voltage to the source line.

摘要翻译： MRAM包括自旋转移转矩磁随机存取存储器（STT-MRAM）单元的存储单元阵列和通常连接到多个STT-MRAM单元的源极线。 源极线电压发生器响应于外部电源电压产生源极线驱动电压，并将源极线驱动电压提供给源极线。