公开(公告)号：US20160012886A1

公开(公告)日：2016-01-14

申请号：US14717185

申请日：2015-05-20

申请人： Crossbar, Inc.

发明人： Hagop Nazarian ,  Sung Hyun Jo

IPC分类号： G11C13/00

CPC分类号： G11C13/004 ,  G11C13/003 ,  G11C13/0069 ,  G11C13/0097 ,  G11C14/00 ,  G11C14/0045 ,  G11C2213/53 ,  G11C2213/79

摘要： A non-volatile memory device is provided that uses one or more volatile elements. In some embodiments, the non-volatile memory device can include a resistive two-terminal selector that can be in a low resistive state or a high resistive state depending on the voltage being applied. A MOS (“metal-oxide-semiconductor”) transistor in addition to a capacitor or transistor acting as a capacitor can also be included. A first terminal of the capacitor can be connected to a voltage source, and the second terminal of the capacitor can be connected to the selector device. A floating gate of an NMOS transistor can be connected to the other side of the selector device, and a second NMOS transistor can be connected in series with the first NMOS transistor.

摘要翻译： 提供了使用一个或多个易失性元件的非易失性存储器件。 在一些实施例中，非易失性存储器件可以包括根据施加的电压可以处于低电阻状态或高电阻状态的电阻式两端选择器。 除了用作电容器的电容器或晶体管之外，还可以包括MOS（“金属氧化物半导体”）晶体管。 电容器的第一端子可以连接到电压源，并且电容器的第二端子可以连接到选择器装置。 NMOS晶体管的浮置栅极可以连接到选择器装置的另一侧，并且第二NMOS晶体管可以与第一NMOS晶体管串联连接。

公开(公告)号：US09093635B2

公开(公告)日：2015-07-28

申请号：US13910402

申请日：2013-06-05

申请人： Crossbar, Inc.

发明人： Kuk-Hwan Kim ,  Ping Lu ,  Chen-Chun Chen ,  Sung Hyun Jo

IPC分类号： H01L47/00 ,  H01L21/82 ,  H01L21/20 ,  G11C11/00 ,  H01L45/00

CPC分类号： H01L45/1608 ,  H01L45/06 ,  H01L45/08 ,  H01L45/085 ,  H01L45/12 ,  H01L45/1233 ,  H01L45/145 ,  H01L45/146 ,  H01L45/148

摘要： Provision of fabrication, construction, and/or assembly of a memory device including a two-terminal memory portion is described herein. The two-terminal memory device fabrication can provide enhanced capabilities in connection with precisely tuning on-state current over a greater possible range.

摘要翻译： 本文描述了包括两端存储器部分的存储器件的制造，构造和/或组装的提供。 两端存储器件制造可以提供与在更大可能范围内精确调谐通态电流相关联的增强功能。

公开(公告)号：US20150188051A1

公开(公告)日：2015-07-02

申请号：US14643832

申请日：2015-03-10

申请人： Crossbar, Inc.

发明人： Harry GEE ,  Sung Hyun JO ,  Hagop NAZARIAN ,  Scott Brad HERNER

IPC分类号： H01L45/00 ,  H01L27/24

CPC分类号： H01L45/1683 ,  G11C13/0007 ,  G11C2213/71 ,  H01L21/4763 ,  H01L27/2481 ,  H01L27/249 ,  H01L45/085 ,  H01L45/12 ,  H01L45/1226 ,  H01L45/1266 ,  H01L45/14 ,  H01L45/148 ,  H01L45/16

摘要： A method of forming a non-volatile memory device. The method forms a vertical stack of first polysilicon material and a second polysilicon material layer isolated by a dielectric material. The polysilicon material layers and the dielectric material are subjected to a first pattern and etch process to form a first wordline associated with a first switching device and a second wordline associated with a second switching device from the first polysilicon material layer, and a third wordline associated with a third switching device and a fourth wordline associated with a fourth switching device from the second polysilicon material. A via opening is formed to separate the first wordline from the second wordline and to separate the third wordline from the fourth wordline. An amorphous silicon switching material is deposited conformably overlying the via opening. A metal material fills the via opening and connects to a common bitline.

摘要翻译： 一种形成非易失性存储器件的方法。 该方法形成由电介质材料隔离的第一多晶硅材料和第二多晶硅材料层的垂直堆叠。 对多晶硅材料层和电介质材料进行第一图案和蚀刻处理，以形成与第一开关器件相关联的第一字线和与第一多晶硅材料层相关联的第二开关器件的第二字线，以及与第一字线相关联的第三字线 第三开关器件和与第四开关器件相关的第四字线与第二多晶硅材料相连。 形成通孔开口以将第一字线与第二字线分开，并将第三字线与第四字线分开。 将非晶硅开关材料顺应地沉积在通孔开口上方。 金属材料填充通孔开口并连接到通用位线。

公开(公告)号：US09036400B2

公开(公告)日：2015-05-19

申请号：US14072657

申请日：2013-11-05

申请人： Crossbar, Inc.

发明人： Wei Lu

IPC分类号： G11C11/00 ,  H01L27/24 ,  G11C13/00 ,  H01L45/00

CPC分类号： H01L27/2481 ,  G11C13/0002 ,  G11C2213/33 ,  G11C2213/52 ,  H01L27/2436 ,  H01L27/2463 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1246 ,  H01L45/1253 ,  H01L45/1266 ,  H01L45/148 ,  H01L45/16 ,  H01L45/1608 ,  H01L45/165

摘要： The present invention relates to integrating a resistive memory device on top of an IC substrate monolithically using IC-foundry compatible processes. A method for forming an integrated circuit includes receiving a semiconductor substrate having a CMOS IC device formed on a surface region, forming a dielectric layer overlying the CMOS IC device, forming first electrodes over the dielectric layer in a first direction, forming second electrodes over the first electrodes in along a second direction different from the first direction, and forming a two-terminal resistive memory cell at each intersection of the first electrodes and the second electrodes using foundry-compatible processes, including: forming a resistive switching material having a controllable resistance, disposing an interface material including p-doped polycrystalline silicon germanium—containing material between the resistive switching material and the first electrodes, and disposing an active metal material between the resistive switching material and the second electrodes.

摘要翻译： 本发明涉及使用IC代工厂兼容的工艺将电阻式存储器件整体集成在IC基板上。 一种用于形成集成电路的方法包括：接收具有形成在表面区域上的CMOS IC器件的半导体衬底，形成覆盖在CMOS IC器件上的电介质层，在第一方向上在电介质层上形成第一电极，在第一方向上形成第二电极 第一电极沿着与第一方向不同的第二方向，并且使用铸造相容的工艺在第一电极和第二电极的每个交叉处形成两端电阻存储单元，包括：形成具有可控电阻的电阻开关材料 在所述电阻开关材料和所述第一电极之间设置包含p掺杂多晶硅锗材料的界面材料，并且在所述电阻开关材料和所述第二电极之间设置有源金属材料。

公开(公告)号：US08947908B2

公开(公告)日：2015-02-03

申请号：US13920021

申请日：2013-06-17

申请人： Crossbar, Inc.

发明人： Sung Hyun Jo

IPC分类号： G11C11/00 ,  H01L27/24 ,  G11C13/00 ,  H01L45/00

CPC分类号： G11C13/004 ,  G11C13/0007 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2013/0073 ,  G11C2213/15 ,  G11C2213/33 ,  H01L27/2463 ,  H01L27/2472 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/142 ,  H01L45/143 ,  H01L45/144 ,  H01L45/145 ,  H01L45/148

摘要： A non-volatile memory device structure includes first electrodes comprising conductive silicon-containing material, a plurality of resistive switching material stacks comprising first resistive switching material and second resistive switching material overlying the first electrode, wherein the first resistive switching material comprises a first resistance switching voltage and the second resistive switching material comprises a second resistance switching voltage less than the first amplitude, second electrodes comprising metal material overlying and electrically coupled to the plurality of resistive switching material stacks, wherein a plurality of memory elements are formed from the first plurality of electrodes, the plurality of resistive switching material stacks, and the second plurality of electrodes.

摘要翻译： 非易失性存储器件结构包括包括导电含硅材料的第一电极，包括第一电阻开关材料和覆盖在第一电极上的第二电阻开关材料的多个电阻开关材料堆，其中第一电阻开关材料包括第一电阻开关 电压和第二电阻开关材料包括小于第一幅度的第二电阻切换电压，第二电极包括覆盖并电耦合到多个电阻开关材料堆叠的金属材料，其中多个存储元件由第一多个 电极，多个电阻开关材料堆叠和第二多个电极。

公开(公告)号：US08934280B1

公开(公告)日：2015-01-13

申请号：US13761132

申请日：2013-02-06

申请人： Crossbar, Inc.

发明人： Harry Kuo ,  Hagop Nazarian ,  San Thanh Nguyen

IPC分类号： G11C7/00 ,  G11C11/00 ,  G11C13/00 ,  G11C11/24 ,  G11C11/16 ,  G11C11/22

CPC分类号： G11C13/0069 ,  G11C7/00 ,  G11C11/1673 ,  G11C11/1675 ,  G11C11/1693 ,  G11C11/1697 ,  G11C11/221 ,  G11C13/0002 ,  G11C13/0004 ,  G11C13/0061

摘要： Providing for capacitive programming of two-terminal memory devices is described herein. By way of example, a capacitance circuit can be precharged to a predetermined program voltage to facilitate programming one or more memory cells. The capacitance circuit can be disconnected from a power source and connected instead to the memory cell(s), enabling charge stored by the capacitance circuit to discharge through the memory cell(s). A current at the memory cell(s) can program the cell, while a total amount of discharge is limited to the charge stored by the capacitance circuit. Limiting the total charge can serve to also limit joule heating of the target memory cell, power consumption of a memory device, as well as other benefits.

摘要翻译： 这里描述了提供两端存储器件的电容性编程。 作为示例，电容电路可以预充电到预定的编程电压以便于编程一个或多个存储器单元。 电容电路可以与电源断开连接，而是连接到存储器单元，使得由电容电路存储的电荷能够通过存储单元放电。 存储单元上的电流可以对单元进行编程，而总放电量被限制为由电容电路存储的电荷。 限制总电荷也可以限制目标存储单元的焦耳加热，存储器件的功耗以及其它益处。

公开(公告)号：US20140319450A1

公开(公告)日：2014-10-30

申请号：US14325289

申请日：2014-07-07

申请人： Crossbar, Inc.

发明人： Scott Brad HERNER

IPC分类号： H01L27/24

CPC分类号： H01L27/2463 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1273 ,  H01L45/148 ,  H01L45/16 ,  H01L45/1683

摘要： A method of forming a disturb-resistant non volatile memory device includes providing a substrate and forming a first dielectric thereon, forming a first strip of material separated from a second strip of material from a first wiring material, and forming a second dielectric thereon to fill a gap between the first and second strips of material. Openings are formed in the second dielectric exposing portions of the first wiring material. Filing the openings by p+ polysilicon contact material, and then an undoped amorphous silicon material, and then a metal material. A second wiring structure is formed thereon to contact the metal material in the openings. Resistive switching cells are formed from the first wiring structure, the second wiring structure, the contact material, the undoped amorphous silicon material, and the metal material.

摘要翻译： 形成抗干扰非易失性存储器件的方法包括提供衬底并在其上形成第一电介质，形成与第一条布料材料分离的第一条材料的第一条材料，并在其上形成第二电介质以填充 第一和第二条材料之间的间隙。 开口形成在第一布线材料的第二电介质曝光部分中。 通过p +多晶硅接触材料填充开口，然后加入未掺杂的非晶硅材料，再用金属材料。 在其上形成第二布线结构以与开口中的金属材料接触。 电阻式开关电池由第一布线结构，第二布线结构，接触材料，未掺杂的非晶硅材料和金属材料形成。

公开(公告)号：US20140292368A1

公开(公告)日：2014-10-02

申请号：US14304572

申请日：2014-06-13

申请人： Crossbar, Inc.

发明人： Hagop NAZARIAN ,  Sang Thanh NGUYEN ,  Tanmay KUMAR

IPC分类号： H03K19/177 ,  H03K19/003 ,  G11C13/00 ,  H03K19/0944 ,  H03K19/00

CPC分类号： H03K19/17776 ,  G11C13/0021 ,  H01L27/101 ,  H03K19/0013 ,  H03K19/00315 ,  H03K19/0944 ,  H03K19/1776

摘要： Providing for a field programmable gate array (FPGA) utilizing resistive random access memory (RRAM) technology is described herein. By way of example, the FPGA can comprise a switching block interconnect having parallel signal input lines crossed by perpendicular signal output lines. RRAM memory cells can be formed at respective intersections of the signal input lines and signal output lines. The RRAM memory cell can include a voltage divider comprising multiple programmable resistive elements arranged electrically in series across a VCC and VSS of the FPGA. A common node of the voltage divider drives a gate of a pass gate transistor configured to activate or deactivate the intersection. The disclosed RRAM memory can provide high transistor density, high logic utilization, fast programming speed, radiation immunity, fast power up and significant benefits for FPGA technology.

摘要翻译： 本文描述了利用电阻随机存取存储器（RRAM）技术提供现场可编程门阵列（FPGA）。 作为示例，FPGA可以包括具有由垂直信号输出线交叉的并行信号输入线的开关块互连。 可以在信号输入线和信号输出线的各个交叉处形成RRAM存储器单元。 RRAM存储器单元可以包括分压器，该分压器包括跨FPGA的VCC和VSS串联电串联的多个可编程电阻元件。 分压器的公共节点驱动配置为激活或去激活交叉的通路晶体管的栅极。 所公开的RRAM存储器可以提供高晶体管密度，高逻辑利用率，快速的编程速度，辐射抗扰度，快速上电和对FPGA技术的显着益处。

公开(公告)号：US20140269001A1

公开(公告)日：2014-09-18

申请号：US14106288

申请日：2013-12-13

申请人： Crossbar, Inc.

发明人： Tanmay KUMAR

IPC分类号： G11C13/00 ,  H01L27/24 ,  H01L45/00

CPC分类号： G11C13/004 ,  G11C13/0007 ,  G11C13/003 ,  G11C13/0069 ,  G11C2013/0042 ,  G11C2013/0073 ,  G11C2213/33 ,  G11C2213/72 ,  G11C2213/74 ,  H01L27/2463 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/14 ,  H01L45/148

摘要： A non-volatile memory device includes a resistive switching device having a first electrode, a second electrode, and a resistive switching element, wherein the resistive switching element comprises a silicon material disposed in an overlapping region between the first electrode and the second electrode, wherein the second electrode comprises at least a metal material physically and electrically in contact with the resistive switching material, wherein the resistive switching element is characterized by a resistance depending on an electric field in the resistive switching element, and a non-linear device coupled between the first electrode and the resistive switching element , wherein the non-linear device is configured to conduct electric current when a voltage greater than a first voltage is applied to the second electrode, wherein the resistive switching device is configured to change from a first state to a second state in response to the first voltage.

摘要翻译： 非易失性存储器件包括具有第一电极，第二电极和电阻开关元件的电阻开关器件，其中电阻开关元件包括设置在第一电极和第二电极之间的重叠区域中的硅材料，其中 所述第二电极至少包括与所述电阻开关材料物理和电接触的金属材料，其中所述电阻式开关元件的特征在于取决于所述电阻式开关元件中的电场的电阻，以及耦合在所述电阻开关元件之间的非线性器件 第一电极和电阻开关元件，其中所述非线性器件被配置为当大于第一电压的电压施加到所述第二电极时传导电流，其中所述电阻式开关器件被配置为从第一状态改变为 响应于第一电压的第二状态。

公开(公告)号：US20140264250A1

公开(公告)日：2014-09-18

申请号：US13831043

申请日：2013-03-14

申请人： Crossbar, Inc.

发明人： Steve MAXWELL ,  Sundar NARAYANAN ,  Sung Hyun JO ,  Tanmay KUMAR

IPC分类号： H01L45/00

CPC分类号： H01L45/12 ,  H01L27/2463 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/148 ,  H01L45/16

摘要： Providing for two-terminal memory cell structures and fabrication that can be achieved with a relatively low temperature process(es) is described herein. By way of example, disclosed two-terminal memory cells can be formed at least in part as a continuous deposition, potentially yielding improved efficiency in manufacturing. Furthermore, various embodiments can be compatible with some existing complementary metal oxide semiconductor fabrication processes, reducing or avoiding retooling overhead that might be associated with modifying existing fabrication processes in favor of other two-terminal memory cell fabrication techniques.

摘要翻译： 本文描述了提供可用相对较低温度工艺实现的两端存储单元结构和制造。 作为示例，所公开的两端存储器单元可以至少部分地作为连续沉积形成，潜在地产生提高的制造效率。 此外，各种实施例可以与一些现有的互补金属氧化物半导体制造工艺兼容，减少或避免可能与修改现有的制造工艺相关联的改装开销，有利于其他两端存储器单元制造技术。