-
公开(公告)号：CN101719510B
公开(公告)日：2014-12-17
申请号：CN200910177796.7
申请日：2009-09-28
申请人： 三星电子株式会社
IPC分类号： H01L29/78 , H01L29/10 , H01L21/336
CPC分类号： H01L29/7613 , B82Y10/00 , H01L29/1029 , H01L29/16 , H01L29/1606 , H01L29/66977
摘要： 本发明公开了一种量子干涉晶体管及其制造和操作方法。一种量子干涉晶体管可以包括：源极；漏极；N个沟道(N≥2)，位于源极和漏极之间，并具有N-1个在源极和漏极之间的路径差；至少一个栅极，设置在N个沟道中的一个或多个沟道处。N个沟道中的一个或多个沟道可以形成在石墨烯片中。一种制造所述量子干涉晶体管的方法可以包括利用石墨烯片形成N个沟道中的一个或多个沟道。一种操作所述量子干涉晶体管的方法可以包括将电压施加到至少一个栅极。电压可以使穿过形成有所述至少一个栅极的沟道的电子波的相位移位。
-
公开(公告)号：CN103681829A
公开(公告)日：2014-03-26
申请号：CN201310739670.0
申请日：2013-12-27
申请人： 上海集成电路研发中心有限公司
IPC分类号： H01L29/76 , H01L29/10 , H01L29/423 , H01L21/335 , H01L21/28
CPC分类号： H01L29/7613 , H01L29/1025 , H01L29/42356 , H01L29/66439
摘要： 本发明涉及一种硅基单电子晶体管结构，包括：SOI衬底；源极、漏极与控制栅极，分别形成于衬底上；硅鳍结构或硅纳米线，形成于衬底上，其两端分别连接源极、漏极；分立栅极，包括第一支部和第二支部，第一支部与第二支部以控制栅极隔开。其同时具有场效应晶体管和单电子晶体管的功能，且其制备工艺可与现有的CMOS工艺兼容。
-
公开(公告)号：CN101965631B
公开(公告)日：2012-12-05
申请号：CN200980108310.2
申请日：2009-02-11
申请人： 库克有限公司
发明人： 安德里亚·莫雷洛 , 安德鲁·史蒂夫·德祖瑞克 , 汉斯-格列戈尔·许布尔 , 罗伯特·格雷厄姆·克拉克 , 劳伦斯·亨利·威廉斯·范·贝韦雷恩 , 洛伊德·克里斯托弗·伦纳德·霍伦贝格 , 大卫·诺曼·贾米森 , 克里索弗·埃斯科特
IPC分类号： H01L21/335 , G06N1/00 , G01N24/10 , H01L21/8238
CPC分类号： G01N24/10 , B82Y10/00 , G06N10/00 , H01L29/66984 , H01L29/7613
摘要： 本发明涉及用于控制和读出硅中的单杂质的电子或空穴自旋。该器件包括硅衬底，在所述硅衬底中有一个或多个欧姆接触区域。绝缘区域，位于所述衬底的顶部。第一势垒栅和第二势垒栅，被隔开以隔离出小的电荷区域，从而形成单电子晶体管(SET)岛。第三栅，与所述第一势垒栅和所述第二势垒栅重叠，但与所述第一势垒栅和所述第二势垒栅绝缘，所述第三栅能够在所述第三栅之下的衬底中产生栅诱导电荷层(GICL)。第四栅，紧靠单杂质原子，所述杂质原子被封在所述衬底中所述GICL的区域之外，但足够接近所述GICL的区域以允许在栅电势的控制下，主要是在所述第四栅的栅电势的控制下，所述杂质原子与所述SET岛之间的依赖于自旋的电荷隧穿。在使用中，第三栅或第四栅还用作用于控制所述杂质原子的单电子或空穴的自旋的电子自旋共振(ESR)线。另一方面本发明涉及一种使用该器件的方法。
-
公开(公告)号：CN101026188B
公开(公告)日：2012-08-15
申请号：CN200610115794.1
申请日：2006-08-17
申请人： 株式会社日立制作所
CPC分类号： H01L29/201 , B82Y10/00 , B82Y25/00 , G11C11/161 , H01F1/404 , H01F10/193 , H01L29/26 , H01L29/7613 , H01L29/7888
摘要： 一种单电子晶体管(1)具有形成在5nm厚的Ga0.98Mn0.02As层(4)中的伸长导电沟道(2)和侧栅极(3)。该单电子晶体管(1)可在第一模式下作为晶体管工作，及在第二模式下，作为非易失性存储器工作。
-
公开(公告)号：CN1311525C
公开(公告)日：2007-04-18
申请号：CN200410054664.2
申请日：2004-07-27
申请人： 英特尔公司
发明人： 斯科特·A·黑尔兰德 , 罗伯特·周
IPC分类号： H01L21/02 , H01L21/335 , B82B3/00 , H01L29/775
CPC分类号： H01L29/775 , B82Y10/00 , H01L29/0673 , H01L29/66439 , H01L29/66545 , H01L29/66818 , H01L29/7613 , H01L29/785 , Y10S977/762
摘要： 本发明公开了一种形成纳米线的方法。在形成在衬底上的第一电介质层上沉积具有第一尺寸的纳米线。在纳米线的第一区域上方沉积具有牺牲电介质层和牺牲栅电极层的牺牲栅极堆叠，暴露出纳米线的第二区域和第三区域。在牺牲栅极堆叠的每一个侧面上沉积第一隔片。在第一电介质层上方沉积第二电介质层，以覆盖第二区域和第三区域。去除所述牺牲栅极堆叠。通过至少一次热氧化工艺和氧化物去除工艺来减薄纳米线的第一区域，以将所述第一区域从所述第一尺寸减薄至第二尺寸。
-
公开(公告)号：CN1577734A
公开(公告)日：2005-02-09
申请号：CN200410054664.2
申请日：2004-07-27
申请人： 英特尔公司
发明人： 斯科特·A·黑尔兰德 , 罗伯特·周
IPC分类号： H01L21/02 , H01L21/335 , B82B3/00
CPC分类号： H01L29/775 , B82Y10/00 , H01L29/0673 , H01L29/66439 , H01L29/66545 , H01L29/66818 , H01L29/7613 , H01L29/785 , Y10S977/762
摘要： 本发明公开了一种形成纳米线的方法。在形成在衬底上的第一电介质层上沉积具有第一尺寸的纳米线。在纳米线的第一区域上方沉积具有牺牲电介质层和牺牲栅电极层的牺牲栅极堆叠，暴露出纳米线的第二区域和第三区域。在牺牲栅极堆叠的每一个侧面上沉积第一隔片。在第一电介质层上方沉积第二电介质层，以覆盖第二区域和第三区域。去除所述牺牲栅极堆叠。通过至少一次热氧化工艺和氧化物去除工艺来减薄纳米线的第一区域，以将所述第一区域从所述第一尺寸减薄至第二尺寸。
-
公开(公告)号：CN1541183A
公开(公告)日：2004-10-27
申请号：CN02815737.0
申请日：2002-08-20
申请人： 纳米簇设备公司
IPC分类号： B82B3/00
CPC分类号： B82Y10/00 , H01L29/7613 , H01L49/006 , Y10S977/72 , Y10S977/773
摘要： 本发明涉及一种在基底表面的两个触点间形成导电纳米线的方法，其中在触点间区域内的基底上沉积有多个纳米颗粒，基本上在两个触点间延伸的一条纳米线或者通过监测触点间的电传导并在电传导起始时终止沉积而形成的，和/或改变基底或利用先已存在的并可使纳米颗粒形成纳米线的表面特征而形成。也要求保护得到的导电纳米线及含有这种纳米线的设备。
-
公开(公告)号：CN1156007C
公开(公告)日：2004-06-30
申请号：CN00802054.X
申请日：2000-09-08
IPC分类号： H01L27/10 , H01L27/105 , H01L29/66 , H01L29/788
CPC分类号： B82Y10/00 , G11C11/22 , G11C11/5657 , H01L27/11502 , H01L29/7613 , H01L29/78391 , H01L29/7888
摘要： 实现器件的提高可靠性、降低消耗电力、高速动作。如果在源极(1)·漏极(2)间给出某个偏置电压并使栅极电压变化，则按照在岛电极(3)内量化的静电能级，在源极(1)·漏极(2)间离散地流过电流。此时的源极(1)·漏极(2)间电流的通·断可以通过在栅极上施加1/2单元电荷来进行。如果靠栅极电压在铁电层(6)上引发极化，则其电场加在岛电极(3)上。可以高灵敏度地测定此时的源极(1)·漏极(2)间的电流。电荷的保持靠铁电层6内的极化来进行，即使去除电源也能够保持储存内容。
-
公开(公告)号：CN1135700C
公开(公告)日：2004-01-21
申请号：CN98811165.9
申请日：1998-09-17
申请人： 单一检索有限公司
发明人： B·卡尼
CPC分类号： G06N99/002 , B82Y10/00 , H01L29/7613 , Y10S977/933
摘要： 本发明涉及一种量子计算机，其是一种用于执行量子计算的设备。量子计算领域的最新发展，特别是快速量子算法的发现，使得优先考虑开发这样设备。该设备包括一个半导体衬底，施主原子引入该半导体衬底以产生一个在施主原子的核具有电子波函数的原子核自旋电子系统阵列。其中施主电子仅占有非衰退的最低自旋能级。衬底上面为绝缘层。导电A-栅位于相应施主原子上面的绝缘层以控制施主电子和核施主原子的核自旋之间的超精细交互作用的强度，从而控制施主原子的核自旋的共振频率。导电J-栅位于A-栅之间的绝缘层以接通和断开相邻施主原子之间的电子居间耦合。其中，施主原子的核自旋是量子状态或“qubit”，其中通过有选择地将电压实施到A-和J-栅并且有选择地将交替磁场实施到衬底来存储并处理二进制信息。
-
公开(公告)号：CN1052344C
公开(公告)日：2000-05-10
申请号：CN94109104.X
申请日：1994-08-19
申请人： 株式会社日立制作所
IPC分类号： H01L29/78 , H01L27/105
CPC分类号： B82Y10/00 , G11C11/22 , G11C11/404 , G11C16/02 , G11C16/0466 , G11C16/10 , G11C16/28 , G11C2216/06 , G11C2216/08 , H01L21/28273 , H01L21/8221 , H01L27/0688 , H01L27/105 , H01L27/115 , H01L27/11526 , H01L27/11546 , H01L27/11551 , H01L27/1203 , H01L29/42328 , H01L29/513 , H01L29/66825 , H01L29/7613 , H01L29/785 , H01L29/7888
摘要： 一种场效应半导体元件，它是用少数元件实现的并具有较小的面积且能够在不需要进行低温冷却的情况下通过其存储数据。栅极－沟道电容被设定得如此地小，以致能根据该半导体场效应晶体管元件电流的改变明确而清楚地检测出捕获区是否俘获到了一个电子或空穴。通过检测该半导体元件的阈值电压由于在捕获区中捕获电子或空穴而产生的改变，就能在室温下实现数据存储。
-
-
-
-
-
-
-
-
-
搜索结果
66 条记录 (耗时 0.019 秒)
